HDL (Hardware Description Language) est un langage de description utilisé pour décrire le comportement des circuits numériques. Des exemples sont Verilog, VHDL et ABEL.
J'ai parcouru les sites Web de plusieurs fabricants d'ASIC, mais je n'ai pas trouvé de nombre réel. Je suppose que la création de masques entraînerait un coût fixe, puis un coût unitaire. Remarque: que je ne souhaite pas réellement faire un ASIC, je suis simplement curieux....
VHDL et Verilog sont les HDL du jour. Quels sont les avantages de l'un ou l'autre pour quelqu'un qui n'a aucune expérience des
J'ai quelques expériences avec les suites d'outils FPGA / HDL telles que Xilinx ISE, Lattice Diamond, etc. Le flux de travail général consiste à écrire Verilog / VHDL, à simuler, à tester et à programmer le FPGA. J'ai entendu quelques personnes dire que la conception des ASIC était très différente....
Pouvez-vous recommander une implémentation lisible et pédagogique d’un processeur en VHDL ou Verilog? De préférence, quelque chose de bien documenté. PS Je sais que je peux regarder opencores, mais je m'intéresse particulièrement aux choses que les gens ont réellement examinées et trouvées...
Fermé. Cette question est hors sujet . Il n'accepte pas actuellement de réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 5 ans . Je suis intéressé à apprendre le VHDL et Verilog. Je me...
J'ai construit un compteur mod-16, et le résultat de sortie est un INTEGER (tous les exemples que j'ai vus utilisaient INTEGER). J'ai construit un décodeur d'affichage hexadécimal à 7 segments, et son entrée est un STD_LOGIC_VECTOR (écrit de cette façon car il était facile de cartographier la table...
Verrouillé . Cette question et ses réponses sont verrouillées car la question est hors sujet mais a une signification historique. Il n'accepte pas actuellement de nouvelles réponses ou interactions. Je cherche quelque chose avec lequel je peux jouer sans trop dépenser. Je ne suis pas éligible à un...
Je me demande quelle est la différence entre la composante d'une entité. Je voudrais savoir dans quels cas il vaut mieux utiliser des composants plutôt que des entités. Merci
J'ai un cours de design numérique au cours de ce semestre et j'adore ça. Maintenant, je sais que la plupart des travaux sur les systèmes embarqués et la conception numérique sont d'abord effectués sur des simulateurs informatiques, puis mis en œuvre à l'aide de matériels. Je me demandais donc...
Quelle est la principale différence entre RTL et HDL? Pour être honnête, je l'ai recherché / recherché sur Google, mais les gens sont partagés dans leurs opinions. Je me souviens d'avoir dit que HDL est le langage informatique utilisé pour décrire un circuit numérique et lorsqu'il est...
Il semble que le monde ait décidé que std_logic(et std_logic_vector) sont la façon par défaut de représenter les bits en VHDL. L'alternative serait std_ulogic, qui n'est pas résolue. Cela me surprend car généralement, vous ne décrivez pas un bus , vous ne voulez donc pas plusieurs pilotes et vous...
J'ai vu une belle question d'entrevue pour VHDL - construire un système qui reçoit un nombre et détecte s'il peut être divisé par 5 sans reste. J'ai essayé de résoudre cela avec une machine d'état (je suppose qu'ils ne veulent pas que vous utilisiez mod ou rem ) et même si j'ai eu un succès initial...
J'ai lu quelque part qu'un mauvais code VHDL pouvait endommager le FPGA. Est-il même possible d'endommager un FPGA avec du code VHDL? Quel genre de conditions provoquerait cela et quels sont les pires
Mon compilateur se plaint des verrous inférés dans mes boucles combinatoires ( always @(*), dans Verilog). On m'a également dit que les verrous présumés devraient de préférence être évités. Qu'est-ce qui ne va pas exactement avec les verrous déduits? Ils facilitent certainement l'écriture des...
Je dois étudier VHDL à partir de 0 et j'aimerais avoir une option qui fonctionne sous un noyau linux au lieu de NT / Windows: des conseils? Je peux aussi vraiment apprécier de bons liens vers de bonnes ressources VHDL pour un débutant,
Je suis actuellement en train de concevoir un CPU simple en VHDL en utilisant Xilinx ISE et ISIM. La partie conception se déroule remarquablement bien, mais je n'arrive pas à trouver un moyen de faire une vérification de manière cohérente. En ce moment, j'ai un banc de test VHDL que je mets à jour...
Le titre résume assez bien ma question: existe-t-il des environnements natifs Mac OS X pour commencer avec les VHDL /
Je suis un peu confus si je dois utiliser des entiers en VHDL pour les signaux de synthèse et les ports, etc. J'utilise std_logic dans les ports de haut niveau, mais à l' intérieur , je me sers tous les entiers parcouraient de l'endroit. Cependant, je suis tombé sur quelques références à des gens...
Je suis un étudiant en EE et je peux écrire des programmes [au moins simples] dans plus de langues que je n'ai de doigts. Je viens de commencer à apprendre le VHDL et je me demandais quel serait un bon projet pour vraiment connaître la langue et les outils pertinents? J'ai du mal à en trouver un...
Chaque manuel que j'ai vu fait une grande partie du fait que le test et la vérification sont deux concepts différents. Pourtant, aucun d'eux ne fait une distinction claire (ou assez claire pour moi, enfin). Pour fournir un peu de contexte, je m'intéresse à la vérification des conceptions de...