Questions marquées «hdl»

14
Comment fonctionnent les transistors BJT dans un état saturé?

Voici ce que je sais des BJT NPN (Transistors de jonction bipolaires): Le courant de base-émetteur est multiplié par le temps HFE au niveau du collecteur-émetteur, de sorte que Ice = Ibe * HFE Vbeest la tension entre la base-émetteur et, comme toute diode, se situe généralement autour de 0,65V....

transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal
13
Que se passe-t-il lorsqu'un FPGA est «programmé»?

D'après ce que je comprends, le processus de programmation d'un FPGA se décompose en deux parties: Encoder la description matérielle en bits que le FPGA peut comprendre (c'est-à-dire écrire du HDL et le compiler) Chargez le HDL compilé sur le FPGA. Ma question est: "Que fait le FPGA avec le HDL...

fpga hdl
12
Carte de développement FPGA bon marché [fermé]

Fermé. Cette question est hors sujet . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 4 ans . Je veux commencer par FPGA, mais je n'ai jamais...

fpga vhdl jtag
12
Conception du firmware FPGA: quelle taille est trop grande?

J'ai une transformation de traitement du signal particulièrement importante qui doit être transférée de matlab vers VHDL. Cela nécessite certainement une sorte de partage des ressources. Un peu de calcul m'a donné ce qui suit: 512 pieds de 64 points 41210 opérations de multiplication-ajout Étant...

fpga vhdl xilinx
12
recommandations de livre sur FPGA [fermé]

Fermé. Cette question est hors sujet . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 2 ans . Quels titres de livres recommanderiez-vous pour...

fpga books vhdl
11
Différence entre l'instruction If-else et Case dans VHDL

Je veux comprendre comment différentes constructions en code VHDL sont synthétisées en RTL. Quelqu'un peut-il me dire la différence entre la construction If-Else et les constructions d' instructions Case d'un processus en VHDL en termes de la façon dont le code est inféré dans le circuit RTL par...

vhdl code-design rtl
11
Utilisez-vous VHDL de nos jours?

Je suis un étudiant en génie électrique et j'étudie le langage de description du matériel appelé VHDL. Je l'ai cherché sur Google à la recherche d'un IDE (je suis sur un mac), mais cette langue semble assez morte. Voici donc ma question: dans mon futur métier d'ingénieur électricien, le VHDL me...

vhdl
11
VHDL: bits OR-ing d'un vecteur ensemble

Je veux OU les bits d'un vecteur ensemble. Donc, disons que j'ai un vecteur appelé example(23 downto 0)et que je veux OU tous les bits dans un autre vecteur, y a-t-il un moyen de le faire qui n'implique pas d'aller example(0) or example(1) or

vhdl
11
Des projets novices sur un FPGA?

Verrouillé . Cette question et ses réponses sont verrouillées car la question est hors sujet mais a une signification historique. Il n'accepte pas actuellement de nouvelles réponses ou interactions. Je suis à deux semaines de la fin de mon premier cours collégial de conception de logique...

fpga design vhdl verilog
11
Exemple de code pour les filtres FIR / IIR en VHDL?

J'essaie de commencer avec DSP dans ma carte Spartan-3. J'ai fait une carte AC97 avec une puce d'une ancienne carte mère, et jusqu'à présent, je l'ai fait pour faire de l'ADC, multiplier les échantillons pour un nombre <1 (diminuer le volume) puis DAC. Maintenant, j'aimerais faire quelques trucs...

fpga vhdl dsp iir fir