Questions marquées «system-verilog»

15

Quelle est la différence entre les tests et la vérification?

Chaque manuel que j'ai vu fait une grande partie du fait que le test et la vérification sont deux concepts différents. Pourtant, aucun d'eux ne fait une distinction claire (ou assez claire pour moi, enfin). Pour fournir un peu de contexte, je m'intéresse à la vérification des conceptions de...

8

Pourquoi les retards ne peuvent-ils pas être synthétisés dans Verilog?

J'ai toujours lu que les retards déclarés dans le code RTL ne peuvent jamais être synthétisés. Ils sont destinés uniquement à des fins de simulation et les outils de synthèse modernes ignoreront simplement les déclarations de retards dans le code. Par exemple: x = #10 y;sera considéré comme x =...

verilog vlsi system-verilog asic

8

Différence entre >> et >>> dans Verilog?

Quelle est la différence entre >>et >>>dans verilog / verilog système? Je sais que les ==tests pour seulement 1 et 0, tandis que les ===tests pour 1, 0, X, Z. Alors, comment est-ce similaire à l'opérateur de

verilog system-verilog data-operator