Je suis actuellement en train de concevoir un CPU simple en VHDL en utilisant Xilinx ISE et ISIM. La partie conception se déroule remarquablement bien, mais je n'arrive pas à trouver un moyen de faire une vérification de manière cohérente.
En ce moment, j'ai un banc de test VHDL que je mets à jour pour tester la fonction sur laquelle je travaille à un moment particulier. Ceci est très ponctuel, et cela ne m'aide pas à détecter les régressions et ne peut pas être utilisé pour vérifier la conformité avec l'ensemble de spécifications / instructions.
J'ai pensé à développer une suite de tests complète, mais le problème est que l'état potentiel d'une partie à usage général en tant que CPU est énorme par rapport aux composants moins génériques.
Je recherche une méthode qui me permette de réaliser la conception et les tests de manière plus contrôlée. Une sorte de "matériel TDD" si vous voulez. Une telle chose existe-t-elle? Peut-il s'appliquer relativement facilement à des pièces à usage général telles qu'un processeur?