Combien coûte la fabrication d'un ASIC personnalisé?

J'ai parcouru les sites Web de plusieurs fabricants d'ASIC, mais je n'ai pas trouvé de nombre réel. Je suppose que la création de masques entraînerait un coût fixe, puis un coût unitaire.

Remarque: que je ne souhaite pas réellement faire un ASIC, je suis simplement curieux.

J'ai examiné l'ASIC il y a un moment et voici ce que j'ai trouvé:

Tout le monde a des définitions différentes pour le mot "ASIC". Il existe (très approximativement) trois catégories: conversions FPGA, ASIC "normal" et "full custom". Comme on pouvait s'y attendre, les prix et les performances augmentent.

Avant de décrire ce qu’il en est, laissez-moi vous expliquer comment une puce est fabriquée… Une puce peut contenir de 4 à 12+ couches. Les 3 ou 4 couches inférieures contiennent les transistors et une interconnectivité de base. Les couches supérieures sont presque entièrement utilisées pour relier des objets. Les "masques" sont un peu comme les transparents utilisés dans la photogravure d'un circuit imprimé, mais il y a un masque par couche IC.

Quand il s’agit de fabriquer un ASIC, le coût des masques est énorme . Il n'est pas rare du tout qu'un ensemble de masques (8 couches, de 35 à 50 nm) coure à 1 million de dollars! Ce n’est donc pas une grande surprise de savoir que la plupart des fournisseurs d’ASIC «meilleur marché» s’efforcent de réduire les coûts des masques.

Conversions FPGA: Il existe des sociétés spécialisées dans la conversion de FPGA en ASIC. Ce qu’ils font, c’est une "base" un peu standard ou fixe qui est ensuite personnalisée. Les 4 ou 5 premières couches de leur puce sont essentiellement les mêmes pour tous leurs clients. Il contient une logique similaire à celle des FPGA courants. Votre version "personnalisée" comportera quelques couches supplémentaires pour le routage. Vous utilisez essentiellement leur logique, mais en la connectant d'une manière qui fonctionne pour vous. Les performances de ces puces sont peut-être 30% plus rapides que celles du FPGA avec lequel vous avez commencé. De retour dans "le jour", cela serait aussi appelé une puce "mer de portes" ou "tableau de portes".

Avantages: faible NRE (US $ 35k est à peu près le plus bas). Petites quantités minimales (10 000 unités / an).

Inconvénients: coûts élevés par puce - peut-être 50% du coût d'un FPGA. Faible performance par rapport aux autres solutions.

ASIC "normal": Dans cette solution, vous concevez des choses jusqu'au niveau de la porte. Vous prenez votre VHDL / Verilog et le compilez. La conception des portes individuelles provient d'une bibliothèque de portes et de dispositifs approuvés par le fabricant de puces (afin qu'ils sachent que cela fonctionne avec leur processus). Vous payez pour tous les masques, etc.

Avantages: C'est ce que la plupart des puces dans le monde sont. La performance peut être très bonne. Les coûts par puce sont faibles.

Inconvénients: NRE pour cela commence à US $ 0,5 million et augmente rapidement à partir de là. La vérification de la conception est extrêmement importante, puisqu'un simple ratage coûtera beaucoup d'argent. NRE + La quantité minimum de commande est généralement d’environ 1 million de dollars.

Full Custom: Ceci est similaire à un ASIC normal, sauf que vous avez la possibilité de concevoir jusqu'au niveau du transistor (ou inférieur). Si vous avez besoin d'une conception analogique, d'une puissance très faible, d'une performance très élevée ou de tout ce qui ne peut pas être réalisé avec un ASIC normal, c'est ce qu'il vous faut.

Avantages: Cela nécessite un ensemble très spécialisé de talents pour bien faire les choses. La performance est excellente.

Inconvénients: Même problème que l'ASIC normal, mais plus encore. Les chances de foutre quelque chose est beaucoup plus élevé.

Cela dépend vraiment de la quantité de travail que vous souhaitez entreprendre. Cela pourrait être aussi simple que de donner les fichiers de conception à une entreprise telle que TSMC ou UMC, qui vous rendront les plaquettes nues. Ensuite, vous devez les tester, les couper, les emballer, probablement les tester à nouveau et enfin les étiqueter. Bien sûr, il existe d’autres sociétés qui s’occuperont de la majeure partie de ce travail, alors vous ne récupérerez que les puces testées prêtes à être placées sur un circuit imprimé.

Si vous en êtes arrivé à ce point et qu'il vous semble toujours qu'un ASIC est ce que vous voulez faire, la prochaine étape serait de lancer Google pour les entreprises et de discuter avec elles. Toutes ces entreprises sont légèrement différentes, il est donc logique de parler avec le plus grand nombre possible d'entreprises. Ils devraient également être en mesure de vous dire quelle est la prochaine étape après avoir discuté avec eux.

Si vous utilisez des processus tiers, tels que IBM, ONsemi, STMicro, etc., vous disposez de deux méthodes principales pour créer un ASIC. La première consiste à travailler directement avec la fonderie (fabricant) et la seconde à travailler avec un groupe qui traite des commandes plus petites.

En travaillant directement avec le fabricant, vous achetez généralement un cycle de production pour une puce particulière. Cela vous donnera plusieurs plaquettes avec plusieurs copies d'un réticule. Un réticule sera généralement d'environ 15 à 20 mm ² . Vous seriez capable de mettre ce que vous voulez dans cet espace, et vous diviseriez ensuite la plaquette en dessins individuels. Si vous produisiez une seule puce en production, votre conception serait affichée ici. Je ne connais pas les prix pour cela, mais il y aurait probablement quelque chose comme: , où les masques sont une partie dominante de votre coût. J’estimerais que pour les derniers processus 40 nm, les coûts commencent à environ 2 millions de dollars.$Cost = Masks + N \times Wafers$

Si vous ne recherchez pas de gros volumes, ou si vous souhaitez prototyper un design, il existe des sociétés qui achèteront une fabrication d'une fonderie pour une ou deux plaquettes, puis vendront de l'espace dans le réticule. Il existe deux grandes sociétés: MOSIS et CMP . Ils prévoient d'acheter seulement une ou deux plaquettes et un ensemble de masques, de sorte que leurs coûts de production sont fondamentalement fixes. Leurs prix sont généralement basés sur la taille de votre motif en mm ² . MOSIS ne publie pas ses tarifs, mais le tarif le moins cher de CMP sur un procédé de 0,35 micron pour 650 Euros / mm ² . Une conception non triviale coûtera probablement 3000 $ ou plus pour 40 jetons. Plus la taille de la fonctionnalité est fine, plus la fabrication des masques est coûteuse.

Un autre élément à considérer est que le logiciel de conception nécessaire pour concevoir et vérifier les CI n'est PAS bon marché, sauf si vous le faites à partir d'un environnement universitaire.

Bien qu'il soit vrai que la création d'une puce coûte très cher, TSMC et d'autres usines fournissent des "services de navette" qui mettent beaucoup d'appareils de nombreuses personnes sur le marché et réduisent considérablement le prix. J'ai même entendu une entreprise recevoir quelques échantillons de ses appareils pour 1500 USD, ce qui est extrêmement bas si l'on considère les alternatives. Avant toute chose, il est préférable d'implémenter autant que possible sur un FPGA pour s'assurer que la logique est correcte, etc. etc.

Jetez un oeil ici: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm

Je voulais juste ajouter ceci dans:

http://cmp.imag.fr/products/ic/?p=prices <- CMP Le prix par mm ^ 2 de la liste de prix actuelle correspond à 25 matrices nues, à l'exception de MEMSCAP et de TriQuint.

Vous pouvez vous procurer un Asic de type CMOS C35B4C3 0.35u (350nm), pour seulement 650 Euro / mm2 (3), bien que leur prix d’expédition soit plutôt élevé (jusqu’à 100 euros) et vous devez payer un supplément si vous voulez qu’il soit emballé. toi.

À l’autre extrémité de l’échelle, vous pouvez obtenir une résolution de 28 nm CMOS CMOS28LP pour seulement 15 000 euros / mm2 (1) si vous effectuez moins de 3 mm ^ 2.

À la fin de 2018, une société travaille actuellement sur une plate-forme " Itsy-Chipsy " (en supposant une collection d'outils logiciels et des services de fabrication) pour produire deux prototypes de jetons pour environ 400 USD à une taille de 350 x 350 um pouvant accueillir 14 000 portes . Si la taille de la zone est divisée par 4, pour atteindre 170x170um, le coût serait d'environ 100 $ .

Le prix de 100 $ est basé sur le prix d'une puce 2x2mm de MOSIS, divisé par 16, puis par 4. Les commentaires sur la page de hackaday ci-dessus contiennent plus d'informations, mais tous les détails ne sont pas encore compris. Ils ont visité les usines de fabrication et ont prétendu lancer une campagne de financement participatif cette année. Cela implique: avec MOSIS pour une puce de taille 2x2mm, il en coûte 5000 $ pour obtenir 40 jetons.

Une bonne chose à ce sujet est qu’il utilisera tous les outils à source ouverte, tels que ngspice.sourceforge.net, opencircuitdesign.com qflow and magic et clifford.at yosys. Bien que je ne sache pas comment ces outils peuvent être utilisés avec les libs, et ce qu'il faut faire. Il sera intéressant de voir comment cela fonctionnera.

En regardant la liste de prix CMP MPW du 18 septembre au format pdf : Sur un processus .35um CMOS C35B4C3, le prix par mm ^ 2 est de 650 euros et la surface minimale facturée est de 3,43 mm ^ 2. C'est environ 2230 euros, pour 25 matrices nues . Ce chiffre est plus une réalité à partir d'aujourd'hui.

Un jeu de diapositives sur le site nmi.org.uk de imec daté de 2016 indique un exemple de MPW sur .18um coûte 25 000 $ pour 40 matrices dans une zone minimale de 25 mm sur la première tranche. Chaque tranche supplémentaire de 40 dé coûte 2000 $.

La présentation montre également les coûts des masques dédiés: pour le même exemple, le premier lot de 14 plaquettes coûte 134 000 $ pour 14x2945 matrices. Et chaque tranche supplémentaire de 2945 matrices coûte 1 000 $. Le coût supplémentaire par matrice est de 0,34 USD. Ce chiffre de 134 000 dollars correspond bien au chiffre de 100 000 dollars que les autres réponses mentionnées.

Un fil de 2013 sur bitcoin.org intitulé "Pourquoi le coût du développement Asic est-il supérieur à 1 million d'euros" présente-t-il quelques chiffres: [1] un récepteur à ondes longues, impliquant 10 ingénieurs pendant un an pour 500 000 dollars US, et 250 000 dollars pour les puces de 10 000 $ + matériel de vérification et de validation. [2] La puce d’extraction minière avalon bitcoin a probablement coûté environ 400 k $ au total, ce qui a été supposé en fonction du volume de précommande. [3] Quelques autres chiffres courants pour l'exploitation minière de bitcoins sont: ~ 150 000 USD pour 130 nm, 200 à 300 000 USD pour 110 nm et ~ 500 000 USD pour 65 nm, à partir de 2013. Bien que ces puces aient probablement une complexité inférieure.

Permettez-moi d'être le premier à dire que les ASIC personnalisés ne sont pas pour les âmes sensibles. Les pièces du catalogue sont déjà assez mauvaises. Pour référence, un seul masque à TSMC vers 2010 pour un processus BiCmos de 0,18 µm coûtait environ 25 000 $.

Étude de cas: j'ai travaillé sur une puce de régulateur buck semi-personnalisée pour un client. Ma société est un fabricant de semi-conducteurs Fortune 100.

Nous avons facturé quelque 200 000 dollars NRE, avec au moins 2 millions de dollars d’expédition. Le client a défini le coût maximal de l'appareil à un certain niveau de prix, sur lequel il ne ferait qu'utiliser une autre solution. De plus, après un court laps de temps, l'appareil ne serait plus exclusif à ce client.

Nous avons pensé que ce serait un slam dunk, il suffit de copier et coller l’adresse IP existante, puis de modifier la conception en conséquence. Malheureusement, des problèmes d’usine, d’assemblage, de qualification, de test, de caractérisation, de conception et d’application ont nécessité une réaction de l’équipement.

Nous avons eu raison dès le deuxième tour, mais notre client n’avait jamais fait d’ASIC personnalisé auparavant, n’avait pas d’excellentes spécifications et ne savait pas vraiment dans quoi il s’engageait. Nous avons essentiellement fait toute l’intégration de leur système car ils ne pouvaient pas construire de circuit imprimé pour leur sauver la vie (chaleur, sélection de paquet, émi, etc.).

Un choix consiste à effectuer une conversion FPGA. Altera et Xilinx ont cela. J'irais avec Altera. Les prix sont dans les 100 $ US.

À l'époque où je faisais des simulations logiques pour la conception d'ASIC, j'ai entendu dire que 100 000 US $ représentaient le prix d'un lot de taille minimale correspondant à une seule conception d'ASIC - mais c'était il y a environ 10 ans et probablement pour une seule entreprise.

Avez-vous regardé ça? http://www.europractice-ic.com/ Ils ont une liste de prix complète: http://www.europractice-ic.com/prototyping_minisic.php

Ils offrent également des services supplémentaires et fournissent des licences de logiciel selon les besoins.

edit: J'ai supprimé le lien vers le fichier pdf et ajouté le lien vers la page où figurent tous les prix.

Avez-vous envisagé d'utiliser un FPGA? Avec un FPGA, vous pouvez réorganiser les composants matériels sur une puce sans créer votre propre puce. Si vous êtes à l'université, il est possible qu'ils aient leur propre petit FAB. L'université où je suis allé a fait. Si ce n'est pas le cas, vous pourriez peut-être parler à quelqu'un d'une université possédant un FAB et voir si vous pouviez le convaincre de fabriquer votre puce, les frais seraient probablement inférieurs à ceux d'une fonderie.