Questions marquées «computer-architecture»

Considérons une représentation en virgule fixe qui peut être considérée comme un cas dégénéré d'un nombre flottant. Il est tout à fait possible d'utiliser le complément à 2 pour les nombres négatifs. Mais pourquoi un bit de signe est-il nécessaire pour les nombres à virgule flottante, les bits de...

J'écris un document de recherche et je dois dire essentiellement qu'un microcontrôleur est plus lent qu'un autre microprocesseur. Cependant, je crains que le simple fait de dire qu'il est «plus lent» ne serait pas approprié dans un document de recherche. Ai-je raison? Est-il correct de dire...

Plus précisément: 1) Un cache à mappage direct avec 4096 blocs / lignes dans lequel chaque bloc a 8 mots de 32 bits. Combien de bits sont nécessaires pour les champs de balise et d'index, en supposant une adresse 32 bits? 2) Même question que 1) mais pour un cache entièrement associatif ?...

Est-il vrai que la cohérence séquentielle est une propriété plus forte que la cohérence du cache? Selon Sorin, Daniel J; Hill, Mark D; Wood, David A: Une introduction à la cohérence de la mémoire et à la cohérence du cache , Morgan et Claypool, 2011 la cohérence séquentielle peut être décrite comme...

J'ai appris que l'unité de traitement graphique a ce qu'on appelle la fusion de mémoire. À la lecture, je n'étais pas clair sur le sujet. Est-ce que cela est lié au parallélisme au niveau de la mémoire? J'ai cherché dans Google mais je n'ai pas pu obtenir de réponse satisfaisante. Il serait utile...

J'essaie d'étudier pour un examen et j'ai réalisé que je suis confus quant au fonctionnement du TLB et du cache de données. Je comprends que le TLB est essentiellement un cache des adresses physiques les plus récemment utilisées. Cependant, je regardais un diagramme dans mon manuel (illustré...

Certains CPU ont un registre de drapeaux (ARM, x86, ...), d'autres non (MIPS, ...). Quel est l'avantage d'avoir une instruction CMP pour mettre à jour le registre des drapeaux suivie d'une instruction de branche au lieu d'utiliser un registre zéro et des branches conditionnelles pour vérifier le...

Je ne comprends pas pourquoi les concepteurs de MIPS incluraient 5 bits dédiés au décalage et auraient des bits d'opcode et de fonction séparés. Parce que MIPS est tellement RISC, je suppose que seul le décalage serait effectué en quelques instructions, donc ces 5 bits semblent gaspiller de...

Les portes logiques sont un dispositif abstrait qui peut être mis en œuvre avec des relais électromagnétiques, des tubes à vide ou des transistors. Ces implémentations ont réussi dans le calcul en partie en raison de diverses propriétés de chaînabilité, de durabilité et de taille au-delà de leur...

L'automne dernier, j'ai fait une visite du supercalculateur Blue Waters à l'Université de l'Illinois. J'ai demandé si quelqu'un avait déjà utilisé tout l'ordinateur. On m'a dit qu'il travaillait toujours sur plusieurs projets. Cela m'a fait me questionner sur l'utilité des superordinateurs....

Quels sont les appareils et leurs interconnexions utilisés avec les processeurs quantiques? Sont-ils compatibles avec les périphériques matériels tels que le cache, la RAM, les disques des ordinateurs

Les algorithmes et les structures de données sans cache sont une nouveauté introduite par Frigo et al. dans Cache-inconscient algorithmes, 1999 . La thèse de Prokop de la même année présente également les premières idées. L'article de Frigo et al. présentent quelques résultats expérimentaux...

Les CPU sont dans une certaine mesure conçus en tenant compte du logiciel que les gens vont écrire pour cela, implicitement ou explicitement. Il me semble que si vous regardez la conception des architectures de jeux d'instructions, elles sont très "impératives", dans le sens où chaque instruction...

Supposons que l'on nous donne deux nombres et et que nous voulons trouver pour l \ le i, \, j \ le r .lllrrrmax(i⊕j)max(i⊕j)\max{(i\oplus j)}l≤i,j≤rl≤i,j≤rl\le i,\,j\le r L'algorithme naïf vérifie simplement toutes les paires possibles; par exemple en rubis, nous aurions: def max_xor(l, r) max = 0...

Je sais que c'est une question très courante. Mais j'ai un angle différent dans mon esprit. Je vais juste essayer de l'articuler ici. D'après ce que je sais, chaque instruction qu'un CPU exécute est en langage machine et tout ce que le CPU peut faire est de faire des opérations arithmétiques grâce...

Je pensais que cette question était mieux servie dans la partie CS de Stack Exchange. Maintenant que nous avons des GPGPU avec des langages comme CUDA et OpenCL, les extensions multimédia SIMD (SSE / AVX / NEON) ont-elles toujours une utilité? J'ai lu récemment un article sur la façon dont les...

Nos ordinateurs actuels utilisent des bits, ils utilisent donc le système numérique binaire. Mais j'ai entendu dire que les futurs ordinateurs quantiques utiliseront des qubits au lieu de simples bits. Puisque dans le mot "qubit" il y a le mot "bi", j'ai d'abord pensé que cela signifiait que les...

Lorsqu'une interruption se produit, le processeur prévaut le processus en cours et appelle le code du noyau pour gérer l'interruption. Comment le processeur sait-il où entrer dans le noyau? Je comprends qu'il existe des gestionnaires d'interruptions qui peuvent être installés pour chaque ligne...

Y a-t-il des modifications qui pourraient être apportées aux processeurs pour les rendre plus performants pour des exécutions simultanées comme Rust? Par exemple, y a-t-il des changements dans les implémentations de prédiction de branche ou les tailles de cache qui pourraient aider les exécutions...

Lorsque l'on rapporte la complexité algorithmique d'un algorithme, on suppose que les calculs sous-jacents sont effectués sur une machine abstraite (par exemple RAM) qui se rapproche d'un processeur moderne. De tels modèles nous permettent de rendre compte de la complexité temporelle et spatiale...