Je cherche à implémenter un verrouillage de phase dans un FPGA sans utiliser de composants externes (autres que l'ADC). Pour plus de simplicité, le verrouillage sur une simple impulsion binaire est adéquat. La fréquence des signaux est de ~ 0,1-1% de l'horloge. Je ne peux pas utiliser les PLL...
Je programme des microcontrôleurs depuis quelques années maintenant, et je viens de découvrir les FPGA après avoir suivi un cours de design numérique. Après avoir fait des recherches sur différents FPGA, cartes de développement, etc., j'hésite toujours à en acheter car je ne saurais pas comment...
J'ai une chaîne JTAG connectant 4 FPGA Spartan 6 que je programme en utilisant ISE iMPACT. Le logiciel peut programmer n'importe quel sous-ensemble strict des 4 FPGA d'affilée avec succès et dans n'importe quel ordre. Cependant, lorsque j'essaie de programmer les quatre FPGA, la broche DONE du...
Je réimplémente un ordinateur Microbee des années 1980 sur un FPGA (voir ici ) et j'essaie de comprendre comment faire le port de cassette. Voici les schémas de l'interface originale de la cassette Microbee: (source: toptensoftware.com ) J'en ai également trouvé la description dans un manuel...
Je suis complètement nouveau dans le monde des FPGA et j'ai pensé commencer par un projet très simple: un décodeur 4 bits à 7 segments. La première version que j'ai écrite uniquement en VHDL (c'est fondamentalement une seule combinatoire select, aucune horloge nécessaire) et elle semble...
Je suis nouveau sur FPGA et je suis actuellement en classe HDL (Verilog en particulier). J'ai des connaissances suffisantes en conception numérique comme les circuits combinatoires et séquentiels. Je veux créer un projet similaire à celui présenté dans cette vidéo YouTube . Je sais également que...
J'ai une application où j'ai un microcontrôleur (NXP LPC1343 ) qui est connecté à un FPGA via SPI 16 bits. Il existe également une carte SD utilisant le même port SPI (MISO / MOSI) mais avec une broche CS / SS différente (les deux sont actives à l'état bas, conformément à la spécification SPI)....
Contexte Ceci est un projet personnel; en ce qui concerne la connexion d'un FPGA à un N64, les valeurs d'octets que le FPGA reçoit sont ensuite envoyées via UART à mon ordinateur. Il fonctionne plutôt bien! À des moments aléatoires, malheureusement, l'appareil échouera, puis récupérera. Grâce au...
Je voudrais savoir s'il existe un moyen de programmer un PIC pour la première fois (écrire en Flash) via une carte FPGA. Le PIC est déjà soudé au FPGA et je ne peux pas le retirer. Aucun chargeur de démarrage n'existe sur le PIC. J'ai donc besoin de le programmer en mode USART / SPI / I2C avec un...
Je prévois de concevoir un PCB FPGA personnalisé. le PCB contiendra des capteurs. J'ai besoin de lire la sortie des capteurs et de les traiter dans le processeur. J'ai réalisé de nombreux projets à l'aide de FPGA, mais ce sera ma première conception personnalisée où je dois également prendre en...
Cette question concerne l'implémentation d'un filtre IIR dans un FPGA avec des tranches DSP, avec des critères très spécifiques. Disons que vous faites un filtre sans taps avant et seulement 1 tap inversé, avec cette équation: y[ n ] = y[ n - 1 ] ⋅ b 1 + x [ n ]y[n]=y[n-1]⋅b1+X[n]y[n] = y[n-1]...
Je viens de commencer à apprendre la conception de la logique numérique avec les FPGA et j'ai construit de nombreux projets. La plupart du temps (puisque je suis une sorte de noob), j'ai un design qui simule parfaitement (simulation comportementale) mais ne synthétise pas correctement. Donc, ma...
J'ai été surpris et dans une certaine mesure choqué de constater qu'il n'y a pas d'outil bien établi pour concevoir et prototyper des circuits asynchrones. Je continue à chercher en utilisant Google et d'autres moyens pour trouver une bonne méthode pour concevoir des circuits asynchrones VLSI, mais...
L'utilisation de synchroniseurs 2-ff a été une norme pour un signal traversant les limites d'horloge. Et il y a beaucoup de papier / figures illustrant le mécanisme, comme celui-ci: Il semble que bclk ne puisse échantillonner l'impulsion d' adat qu'une seule fois (au deuxième front montant de bclk...
J'ai la fonction VHDL suivante qui multiplie une matrice amxn donnée par un vecteur nx1 b: function matrix_multiply_by_vector(a: integer_matrix; b: integer_vector; m: integer; n: integer) return integer_vector is variable c : integer_vector(m-1 downto 0) := (others => 0); begin for i in 0 to m-1...
J'ai une conception de contrôleur Serial-ATA fonctionnant sur presque tous les types d'appareils Xilinx de la série 7, à l'exception de l'appareil Artix-7, ce qui me donne des maux de tête ... La conception pure (SATA 6.0 Gb / s, horloge de conception 150 MHz) peut être implémentée sur mon Artix-7...
J'ai utilisé des FPGA Altera l'année dernière et j'aimerais savoir comment fonctionnent les PLL à l'intérieur. Surtout, avez-vous vraiment des circuits analogiques à l'intérieur pour mesurer le décalage de phase entre le VCO et le signal externe? Ces jolies pièces sont si fiables sur une large...
Deux questions. J'ai un FPGA Xilinx Spartan 6 qui n'a que des entrées et des sorties HDMI. Existe-t-il une sorte de guide ou de code pré-écrit que je peux utiliser pour commencer à envoyer des images à l'écran? Je ne sais pas par où commencer et je n'ai pas pu trouver de ressources. Deuxièmement,...
J'ai du mal à faire en sorte qu'une conception FPGA relativement simple (pour un Altera Cyclone IV) rencontre le timing pour une logique pilotée par une horloge de 250 MHz. Cela me fait me demander comment les microprocesseurs commerciaux (tels que l'Intel Core i7) parviennent à respecter le timing...
Je travaille avec les MCU depuis les années 90 et je me suis récemment aventuré sur la scène FPGA avec les puces de la série Spartan6 de Xilinx. En supposant une conception d'automatisation d'usine simple avec des capteurs et des moteurs et une certaine intelligence pour tout relier, sur quel type...