D'après ce que je comprends, le processus de programmation d'un FPGA se décompose en deux parties: Encoder la description matérielle en bits que le FPGA peut comprendre (c'est-à-dire écrire du HDL et le compiler) Chargez le HDL compilé sur le FPGA. Ma question est: "Que fait le FPGA avec le HDL...
Les comparateurs à haute vitesse sont plutôt chers et la vitesse est ce à quoi les FPGA sont très bons. D'autre part, les FPGA (dans mon cas: XC3S400) ont des broches différentielles appariées dans chaque banque que leurs tensions sont comparées (du moins je pense que oui!). Ils ont également Vref...
Inspiré par la question, je voudrais demander quels microcontrôleurs avec fonctions CPLD ou FPGA sont disponibles? Les plus intéressants seraient ceux à faible coût dans des packages conviviaux (non BGA). La partie CPLD / FPGA doit être suffisamment grande pour permettre la mise en œuvre d'une...
Je viens de dire que j'utilise Vivado dans un nouveau projet et je voudrais mettre les fichiers du projet sous SVN. Vivado semble créer tous les fichiers du projet sous le nom du projet (disons proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc proj1.runs/...
Verrouillé . Il y a des différends sur le contenu de cette question en cours de résolution pour le moment. Il n'accepte pas actuellement de nouvelles réponses ou interactions. Je n'ai trouvé que peu d'affichages volumétriques pour le type d'effet que je recherche. Ils peuvent être divisés par deux...
Fermé . Cette question doit être plus ciblée . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle se concentre sur un problème uniquement en modifiant ce message . Fermé il y a 2 ans . Ma compréhension des cœurs de propriété...
Je cherche une planche bon marché pour commencer et je me demande si je pourrai y installer un noyau Picoblaze, LEON, S1 ou OpenRISC. Y a-t-il un moyen de le
Je travaille actuellement sur Super OSD - un projet d'affichage à l'écran. http://code.google.com/p/super-osd a tous les détails. Pour le moment, j'utilise un MCU dsPIC pour faire le travail. Il s'agit d'un DSP très puissant (40 MIPS @ 80 MHz, opérations à un cycle à trois registres et une unité...
J'ai une transformation de traitement du signal particulièrement importante qui doit être transférée de matlab vers VHDL. Cela nécessite certainement une sorte de partage des ressources. Un peu de calcul m'a donné ce qui suit: 512 pieds de 64 points 41210 opérations de multiplication-ajout Étant...
Je comprends que les entreprises matérielles sérieuses peuvent fabriquer leurs propres cartes, mais quels sont les inconvénients d'utiliser une carte de développement «en production», c'est-à-dire de placer une carte PCIe dans un serveur et d'effectuer des calculs
Fermé. Cette question est hors sujet . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 2 ans . Quels titres de livres recommanderiez-vous pour...
Fermé. Cette question est hors sujet . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 4 ans . Je veux commencer par FPGA, mais je n'ai jamais...
J'étudie les schémas d'une carte de développement FPGA. J'ai remarqué que de nombreuses broches ont un nombre entre crochets. Je joins une capture d'écran d'une partie des schémas, avec ce nombre entouré de vert. De plus, à droite du cercle vert, il y a une broche avec [2,5] devant le nom. Je...
Dans le fil de commentaires sur une réponse à cette question: Sorties incorrectes dans l'entité VHDL, il a été déclaré: "Avec des entiers, vous n'avez pas le contrôle ou l'accès à la représentation logique interne dans le FPGA, tandis que SLV vous permet de faire des trucs comme l'utilisation...
Je travaille sur une grande conception FPGA, et je suis très proche des limites de ressources du FPGA que j'utilise actuellement, le Xilinx LX16 dans le package CSG225. La conception est également presque terminée, mais pour le moment, elle ne rentrera plus dans le FPGA. Je peux désactiver les...
Fermé. Cette question est hors sujet . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé l'année dernière . Ceci est mon premier aperçu du FPGA, mais une...
J'apprends à utiliser un FPGA (carte de développement Papilio, qui a un xilinx spartan3e, en utilisant vhdl). J'ai besoin de diviser une impulsion entrante par un nombre (codé en dur). Je peux voir 3 options - à peu près, comme pseudocode (en utilisant 10 comptes comme exemple): Initialiser à 0,...
Je conçois un circuit et un PCB pour piloter 7 DAC à partir d'un FPGA. (DAC est AD9762 ) Serait-il possible de piloter les entrées d'horloge sur les 7 DAC avec une seule sortie d'horloge (à partir d'une broche de sortie PLL) du FPGA? Ou est-ce une recette pour un désastre? Ce sera une horloge...
J'essaie de commencer avec DSP dans ma carte Spartan-3. J'ai fait une carte AC97 avec une puce d'une ancienne carte mère, et jusqu'à présent, je l'ai fait pour faire de l'ADC, multiplier les échantillons pour un nombre <1 (diminuer le volume) puis DAC. Maintenant, j'aimerais faire quelques trucs...
Verrouillé . Cette question et ses réponses sont verrouillées car la question est hors sujet mais a une signification historique. Il n'accepte pas actuellement de nouvelles réponses ou interactions. Je suis à deux semaines de la fin de mon premier cours collégial de conception de logique...