Je me souviens avoir appris à l'école que l'on peut construire n'importe quel circuit logique à partir de portes NAND
ou uniquement NOR
.
Tout d'abord, je me demande si c'est ainsi que cela se fait réellement: c'est-à-dire lorsque Intel fabrique un processeur, construit-il tous les registres, etc. en utilisant NAND
/ NOR
gates, ou a-t-il une autre manière plus sophistiquée de faire les choses?
Deuxièmement, je me demande si tout construire de cette manière augmente le délai de propagation par rapport à un circuit fabriqué à l'aide de portes AND
/ OR
/ NOT
.
Je sais que lorsque vous utilisez PMOS
/ NMOS
configurations pour construire des portes, un AND
ou un OR
sort comme 2 étapes par opposition à un NAND
ou un NOR
qui ne sont tous les deux que 1. Puisque je sais que vous pouvez faire un AND
de 2 en cascade NAND
et un OR
de 2 en cascade NOR
, il semble que le délai de propagation n'augmente pas tant que les fabricants utilisent à la fois NAND
s et NOR
s.
Quelqu'un a-t-il une idée de tout cela, en particulier de ce qui se fait réellement sur les circuits intégrés fabriqués?
NAND
etNOR
portes, et que quelques - uns d' entre eux que possible? Cela donnera-t-il presque toujours une meilleure conception (en termes de retard / nombre de portes) que si j'abordais le problème en utilisant un répertoire complet de portes, puis remplaçaisAND
/OR
/NOT
portes par leursNAND
/NOR
équivalents?Mon inclination avec CMOS est de penser à un bloc de construction de base comme étant un onduleur précédé d'une combinaison arbitraire de portes indépendantes "et" et "ou" sans interconnexions entre elles; toutes les fonctions suivantes:
ont essentiellement le même coût en silicium, même si seuls les deux derniers ont des noms. Essayer de composer les deux anciennes fonctions en utilisant une combinaison de portes NAND ou NOR donnerait quelque chose de beaucoup plus grand et plus lent qu'une réalisation directe.
la source