Différence entre >> et >>> dans Verilog?
Quelle est la différence entre >>et >>>dans verilog / verilog système? Je sais que les ==tests pour seulement 1 et 0, tandis que les ===tests pour 1, 0, X, Z. Alors, comment est-ce similaire à l'opérateur de