Pourquoi l'ancienne logique PMOS / NMOS nécessitait-elle plusieurs tensions comme +5, -5 et +12 volts? Par exemple, les anciens processeurs Intel 8080, les anciennes DRAM, etc. Je m'intéresse aux causes au niveau physique / mise en page. Quel était le but de ces tensions supplémentaires? Oui, cette...
Il y a quelques jours, j'envisageais d'utiliser un petit signal MOSFET à canal P dans une conception à moi, mais je n'ai pas trouvé de pièce appropriée. Les spécifications que je cherchais étaient les suivantes: ID=−500mAID=−500mAI_D = -500mA (courant de drain continu) 5 VVGS=−5VVGS=−5VV_{GS} = -5V...
J'essaie de réduire la dissipation de puissance d'un commutateur côté haut MOSFET à canal P. Ma question est donc: Existe-t-il un moyen de modifier ce circuit de sorte que le MOSFET du canal P soit toujours "complètement activé" (mode triode / ohmique), quelle que soit la charge? Edit 1 : Veuillez...
À l'école, on m'a enseigné les transistors PMOS et NMOS, ainsi que les transistors à mode d'amélioration et de déplétion. Voici la version courte de ce que je comprends: L'amélioration signifie que le canal est normalement fermé. L'épuisement signifie que le canal est normalement ouvert. NMOS...
Je recherche EESE et Google depuis plusieurs semaines pour trouver une solution à ce problème, et même si j'ai trouvé des propositions qui semblaient prometteuses, la mise en œuvre dans le monde réel n'a pas répondu aux attentes. J'ai un régulateur de tension sur une carte avec une capacité...
La sortie dans un PMOS est la suivante: I/P O/P 0 1 1 0 Pourquoi ne puis-je pas simplement utiliser cela au lieu d'utiliser un CMOS pour inverser la logique? (Veuillez expliquer en termes simples car je suis un débutant dans ce sujet et ce