Pourquoi l'ancienne logique PMOS / NMOS nécessitait-elle plusieurs tensions comme +5, -5 et +12 volts? Par exemple, les anciens processeurs Intel 8080, les anciennes DRAM, etc.
Je m'intéresse aux causes au niveau physique / mise en page. Quel était le but de ces tensions supplémentaires?
Oui, cette question concerne des trucs qui ont été utilisés il y a 35 ans.
Le 8080 utilisait la technologie nMOS uniquement (pas de CMOS = pMOS et nNMOS). Lorsque vous utilisez uniquement des appareils nMOS (ou pMOS), vous avez deux choix pour construire une cellule inverseur logique (voir chapitre 6.6 dans ce document , ma réponse emprunte beaucoup à cette source):
Transistor nMOS et résistance de rappel. Simple, mais pas bon sur un CI car la résistance prendrait beaucoup de place sur le silicium.
transistor nMOS et un deuxième transistor nMOS saturé à la place de la résistance de rappel. Pas mal, mais la tension de sortie de haut niveau restera une tension de seuil V GS, e en dessous de la tension d'alimentation. (Remarque: V GS, th est la tension entre la grille d'un FET et la source qui va simplement activer le FET.)
Transistor nMOS et un deuxième transistor non saturé (= linéaire) à la place de la résistance de rappel. La tension de sortie de haut niveau oscille jusqu'à V DD , mais cela vient au coût supplémentaire d'une tension supplémentaire V GG avec V GG > V DD + V GS, th . C'est la raison du rail +12 V.
Transistor nMOS avec un deuxième transistor de type n en mode d'appauvrissement à la place de la résistance de charge. Aucun rail d'alimentation supplémentaire n'est nécessaire, mais la technologie est plus sophistiquée car deux transistors différemment dopés doivent être fabriqués sur la même puce.
Il semble que le 8080 utilise l'option numéro 3.
La raison du rail négatif (-5 V) pourrait être le biais nécessaire pour une configuration cascode. Cela augmenterait la vitesse de commutation au prix d'un rail d'alimentation supplémentaire. Je ne peux que deviner ici car je n'ai trouvé aucune source me disant que le 8080 utilise vraiment des étages connectés en cascode. Couvrir le cascode serait une autre histoire; cette configuration est utilisée pour les amplificateurs linéaires, les commutateurs logiques, les convertisseurs de niveau ou les commutateurs de puissance .
Voici un exemple de circuit de porte NMOS "en mode d'épuisement" que j'ai trouvé sur Wikipedia (allemand):
Le transistor supérieur est utilisé en mode de déplétion pour fournir une charge se rapprochant d'une source de courant et équilibrant les temps de montée et de descente. En raison des tensions de seuil plus élevées des premières technologies MOS, une alimentation 12 V peut avoir été nécessaire pour fournir une polarisation appropriée pour la grille de la résistance de charge. L'alimentation -5 V pourrait avoir été utilisée pour polariser les portes arrières (ou nœuds de substrat) de tous les FET afin de les mettre dans le régime de fonctionnement souhaité.
J'en fais une réponse Wiki parce que ce que j'ai dit est en partie de la spéculation plutôt que des faits concrets et je suis sûr que quelqu'un ici peut m'améliorer ou me corriger.
la source
J'ai conçu pour la technologie NMOS 12 volts il y a quelques années. Il utilise des transistors à canal n saturés pour les tractions. Comme décrit par un contributeur précédent (Élément de liste n ° 2 dans cette réponse ), cela limite la tension de sortie à un Vt inférieur à VDD. L'alimentation 5 volts est utilisée pour l'interfaçage avec TTL. L'alimentation -5V est utilisée pour polariser le substrat et amener le Vt à une valeur utile. Sans la tension de polarisation, le Vt est d'environ 0V.
la source
La réponse courte est, vous devez étudier la disposition des circuits d'un appareil approprié pour voir la conception, et à partir de cela, vous pouvez éventuellement comprendre pourquoi.
Mon intuition est que la conception nécessite une interface avec le TTL 5v, mais l'appareil lui-même ne fonctionnera pas à cette tension, exactement comment il fonctionne nécessite un exemple approprié à étudier.
C'est plus facile à dire qu'à faire, car je peux trouver très peu de détails sur le Web.
Ce que j'ai trouvé, c'est une mine d'informations sur le 8008, qui précède le 8080 de quelques années, ces informations incluent ... un schéma partiel, que vous pouvez trouver ici.
http://www.8008chron.com/Intel_MSC-8_April_1975.pdf
Jetez un coup d'œil aux pages 29 et 30 (ce sont les numéros de page du pdf, pas le manuel scanné à la main) et même à la page 5 si vous voulez voir comment il est physiquement construit.
Vous pouvez trouver plus d'informations ici.
http://www.8008chron.com/intellecMDS_schematic.pdf
Je ne m'attends à aucune récompense pour cela, car je n'ai pas répondu directement à la question, mais j'espère que cela vous indique le bon chemin.
la source