Est-ce une mauvaise pratique de router des signaux à haute vitesse (comme un bus SPI cadencé à 4 MHz) via des vias PCB?
J'ai remarqué un bon bruit (+ -300mV) sur mes signaux de bus SPI avec des niveaux de 3,3V. Les traces de signaux ne mesurent que 5 cm de long environ, mais passent par environ 5 vias chacune en direction de leur destination. La carte n'a que 2 couches, c'est pourquoi il y a tant de vias sur ces lignes.
Par quel type de bruit puis-je m'attendre (le cas échéant) à être introduit par un changement de couche de PCB via?
Beaucoup de bonnes informations dans les réponses. Il va être difficile d'en choisir un seul. Étant donné qu'un PCB via introduit environ 1,2 nH d'inductance et 0,4 pF de capacité, le consensus semble être que les 5 via n'affecteront pas de manière significative un signal à 4 MHz.
Réponses:
300mV, c'est beaucoup pour un bus 3,3V. Vias ne causera pas de problème car un via n'ajoute que quelques nH d'inductance et si la capacité à chaque extrémité est inférieure à 100pF et une trace aussi courte serait inférieure à 0,1Ω, ce qui ferait un résonateur RLC à environ 1 GHz, et vous avez gagné ne le vois pas.
Les effets de ligne de transmission ne deviennent perceptibles qu'à 50 MHz, donc 4 MHz devraient convenir.
Le problème le plus courant sur les cartes à deux couches est le bruit de mode commun provenant d'une mise à la terre incorrecte (motifs de chaînage en guirlande) et le bruit de mode commun. Je voudrais donc d'abord regarder le système de mise à la terre dans la conception, m'assurer que les courants ne créent pas de bruit de mode commun à travers de petites traces qui sont connectées en guirlande.
L'autre problème peut être lié à la mise à la terre et à l'emplacement de la mise à la terre de l'oscilloscope.
la source
Je suis novice en ce qui concerne les signaux à vitesse plus élevée, mais il se trouve que je faisais des recherches sur l'intégrité du signal lorsque vous avez posé la question. Une source à laquelle je fais référence est Right the First Time de Lee Ritchey . Vous voudrez consulter le chapitre 25, Courbures et contours à angle droit: sources potentielles de réflexions et autres problèmes .
Je ne pense pas que les vias causeront des problèmes dans votre conception. Voici un extrait de la source:
Le chapitre aborde ensuite les réflexions dues aux asymétries d'impédance des couches de PCB, mais cela semble être le cas lorsque les tolérances de fabrication ne sont pas respectées.
la source
Le problème n'est pas que l'horloge SPI est trop haute fréquence (4 MHz). Il pourrait être de 0,1 Hz et les fronts du signal sonneraient toujours, car c'est la fréquence de front qui définit la bande passante. Typiquement, les broches d'E / S du microcontrôleur sont moyennement résistantes et peuvent piloter par exemple une charge capacitive de 30pF avec un temps de montée de 4ns ou une charge capacitive de 10pF avec un temps de montée de 2,5nS. C'est assez fort pour sortir des signaux 100-120MHz d'un MCU, selon la fiche technique STM32F207.
Ce qui peut vous manquer, c'est que si votre MCU n'a pas de force de commande de broches réglable, vous pouvez ralentir les temps de montée / descente à des niveaux raisonnables en plaçant par exemple des résistances de terminaison de la série 33 ohms sur le périphérique qui pilote les broches. De cette façon, les bords nécessitent moins de bande passante et il y a moins de sonneries. Le SPI à 4 MHz fonctionnant sur 5 cm de long ne devrait pas être un problème, mais vérifiez les temps de montée / descente que vos puces doivent fonctionner.
Un autre problème est que votre oscilloscope peut afficher une sonnerie pour les signaux simplement parce que l'oscilloscope ou les sondes ont une limite de 100 MHz BW et que les bords du signal sont assez rapides pour dépasser la limite de 100 MHz BW.
la source
5 MHz est lent. Mais la bande passante du signal dépend du temps de montée.
BW = 0,35 / Tr donc il est 10ns = 0,01us le BW = 0,35 / 0,01us = 35MHz
Mais si le signal était une logique HDMI ou CML ou même juste 1ns de temps de montée, alors;
BW = 350MHz Ensuite, nous avons deux règles de base plus la longueur maximale du chemin pour ignorer les réflexions des vias ou des traces longues;
1: 1/10 Lambda le temps de montée 1ns utilise v = c / sqrt (Er)
- la longueur maximale du trajet est de 8,5 cm
Pour une meilleure analyse, utilisez des outils de calcul tels que Saturn PCB.exe ou des outils d'analyse utilisant l'ESL, ESR, C (pf) de votre via inductance et capacité dans un modèle pour voir le résultat en utilisant l'impédance du pilote VOl / Iol = Ron.
Modélisez ensuite votre simulateur préféré. Le mien est celui de Falstad
la source