Bouchon de découplage: plus proche de la puce mais avec via ou plus loin sans via?

Cela peut "encore une autre" question sur le découplage mais la question est assez précise et je ne trouve pas de réponse.

J'ai un QFN à 40 broches où j'ai besoin de déployer les signaux, puis de placer des dizaines de bouchons de découplage. Pour aggraver les choses, le CI se trouve sur une prise qui occupe 8 fois la zone du QFN (5 mm x 5 mm). (La prise occupe beaucoup de place mais n'ajoute pas de parasites importants; elle est évaluée jusqu'à 75 GHz). Sur le même calque, je ne peux pas placer de composants dans un rayon de ~ 7 mm. L'arrière est également restreint en raison des trous de montage de la prise, mais au moins je peux utiliser des biens immobiliers partiels à l'arrière. Mais il faudrait que je descende pour ça. Cependant, j'ai pu placer 50% des condensateurs sur la palette de masse thermique que j'ai également créée sous la puce à l'arrière.

Maintenant, j'ai lu plusieurs fois, il ne devrait pas y avoir de via entre le capuchon de couplage et la broche. Mais qu'est-ce qui est pire? Via ou fil plus long?

En termes d'inductance, une trace de 7 mm serait d'environ 5-7 nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Un trou de 22mil de diamètre / 10mil est bien en dessous de 1nH ( http://referencedesigner.com/rfcal/cal_13.php ).

N'insistez pas trop sur la minimisation de cette inductance. Cela ne se traduit pas toujours par la distance. Si j'étais vous, je prendrais des mesures pour minimiser toutes les contributions à l'inductance de chemin totale entre la broche et le capuchon. Vous ne mentionnez pas à quelle vitesse votre puce fonctionne, mais vous dites qu'elle est dans un QFN. Je dis seulement cela parce que parfois nous sommes obsédés par l'ajout de découplage lorsque le package lui-même est une limitation.

Alors, comment voulez-vous devenir fou? Permet de minimiser chaque section. En commençant par les bouchons, vous pouvez choisir un ensemble d'inductance plus faible, par exemple un 306 (603 tourné latéralement), 201 si vous pouvez obtenir vos valeurs, des bouchons MLCC, ou il existe une variante X2Y conçue pour le découplage et le RF-land.

Ensuite, la stratégie de montage, si un via est bon, pourquoi pas deux. Des vias plus parallèles devraient avoir une impédance plus faible. Si vous faites des casquettes de style 0306 ou 201, assurez-vous de faire le via vers l'astuce latérale, en essayant à nouveau de minimiser la zone de boucle.

Ok alors maintenant je dis de les mettre sur le dessus. Faites une partie de votre couche supérieure une inondation de cuivre pour le côté puissance. Ensuite, sur la couche suivante à 5 mil ou moins en dessous du sommet, faites ce GND. Utilisez plusieurs vias gnd aux broches de la prise. Cela vous donnera un joli chemin à faible impédance entre les capuchons ci-dessus et ces broches. J'ai fait une analyse une fois sur la section HS d'un FPGA. Une belle structure plane serrée et des bouchons comme je l'ai décrit ont surpassé les condensateurs directement sous les pièces en utilisant plusieurs vias.

Enfin, si vous voulez vous sentir mieux, vous pouvez faire une simulation ou une analyse. Il y a beaucoup de sujets écrits sur la conception PDN. Si vous n'avez pas de simulateur, consultez l' outil Excel PDN gratuit d'Altera . Le guide de conception contient de très belles informations.

J'ai utilisé ces douilles avant qu'elles soient plutôt jolies, et j'ai également souligné où mettre les bouchons.

Je dirais que la solution via est la meilleure. Cependant, puisque vous utilisez une prise, je m'attends à ce que la prise dicte (détériore) les performances globales (inductance à un condensateur de découplage) qu'au final, peu importe ce que vous faites. La via ou la longue trace.

Mais si la solution via est acceptable (également en ce qui concerne les problèmes thermiques), je choisirais cela.

Si l'espace est disponible, vous pouvez également simplement placer les coussinets aux deux endroits et ensuite décider ou mesurer la meilleure solution.