Je développe un petit analyseur logique avec 7 entrées. Mon appareil cible est un ATmega168avec une fréquence d'horloge de 20 MHz. Pour détecter les changements logiques, j'utilise des interruptions de changement de broche. Maintenant, j'essaie de trouver le taux d'échantillonnage le plus bas que...