Pourquoi avons-nous besoin d'utiliser des transistors lors de la construction d'une porte OU?

Pourquoi avons-nous besoin d'utiliser des transistors lors de la construction d'une ORporte? Ne pourrions-nous pas obtenir le même résultat sans transistors du tout, simplement en joignant les deux entrées et en lisant la sortie?

Ce que vous décrivez s'appelle une connexion câblée OU . Il est possible dans certaines familles logiques, en particulier ECL (émetteur couplé logique), mais pas dans les plus courantes (TTL et CMOS).

En CMOS, ce n'est pas possible car lorsqu'une sortie CMOS est faible, cela crée un court-circuit très proche de la broche de sortie à travers la puce jusqu'à la masse. Et quand il est élevé, il crée un court-circuit très proche du VDD à travers la puce jusqu'à la broche de sortie.

Donc, si vous liiez deux sorties CMOS ensemble et une sortie haute tandis que l'autre sortie basse, vous auriez un court-circuit très proche du VDD à la terre, ce qui tirerait un courant important et surchaufferait probablement l'une ou l'autre des deux puces impliquées.

Pour TTL, il y a un problème similaire, mais les "courts-circuits" de la broche de sortie au VDD ou à la masse ne sont pas aussi proches qu'ils sont en CMOS.

Il existe une variante de style de sortie, appelée drain ouvert pour CMOS ou collecteur ouvert pour TTL, qui autorise les connexions câblées ET plutôt que les connexions câblées OU. Ces sorties sont conçues pour pouvoir uniquement faire passer le courant à la masse, pas pour produire du courant de sortie lorsqu'elles sont nominalement à l'état haut. Ceux-ci sont normalement utilisés avec une résistance de rappel externe afin que la tension de sortie atteigne réellement le niveau de tension "élevé" si nécessaire.

Remarque: Un collecteur ouvert ou un drain ouvert peut être utilisé pour le câblage OU si vous utilisez une logique active-basse (la basse tension représente la logique 1, la haute tension représente la logique 0).

cela vous permet de "rejoindre les sorties"

^{simuler ce circuit - Schéma créé à l'aide de CircuitLab}

Si vous connectez simplement les fils, vous auriez la possibilité (assez probable) d'un 0 et d'un 1 ensemble. Puisqu'un 0 est gnd et un 1 est 5V (selon les puces, mais c'est une norme), vous auriez 5V et gnd connectés ensemble par des fils. Le terme pour cela est un court-circuit!

Vous pouvez utiliser des diodes pour une simple porte OU. Ou même des résistances. Les problèmes se produisent lorsque vous connectez cette porte à d'autres portes, à d'autres circuits. Vous pouvez construire une porte ET à partir de 2 diodes dans l'autre sens. Mais si vous essayez de connecter un grand nombre d'entre eux, vous vous retrouvez avec un circuit géant qui ne fonctionne pas comme de petites pièces séparées, mais comme un grand. Les connexions qui ne figurent pas dans votre plan de porte simple peuvent apparaître dans la vie réelle, gâcher ce que vous voulez.

Un transistor vous permet de séparer l'entrée de la sortie. La sortie d'un transistor ne peut pas revenir en arrière et affecter son entrée. Un relais serait une autre alternative, bien que plus lente. Étant donné que le commutateur ne peut pas affecter l'électro-aimant.

La première logique était RTL ou DTL, logique résistance-transistor ou logique diode-transistor. Des résistances, d'abord, puis des diodes plus tard, ont été utilisées pour former la porte, puis un transistor a agi pour tamponner le résultat afin que la porte suivante que vous avez utilisée ne soit pas renvoyée à travers celle-ci vers ses entrées.

Maintenant, comme les transistors sur puces sont pratiquement gratuits, c'est-à-dire financièrement, nous avons le luxe que tout soit correctement tamponné et séparé. C'est généralement ce que nous voulons. Logique TTL!

Considérez ce qui se passe si une entrée est haute et une basse, et vous connectez les deux entrées. Cela dépend de la façon dont vous construisez vos portes logiques.

Si vos portes logiques sont conçues de manière à ce qu'un haut soit vraiment tiré haut et un bas vraiment tiré bas (CMOS), alors c'est un court-circuit et quelque chose va exploser.

Si vos portes logiques sont conçues pour qu'un haut soit "faible" ou une résistance élevée (par exemple NMOS), la sortie sera faible, mais l'autre entrée (qui est censée être élevée) sera forcée d'être basse même si elle est censé être élevé, et cela aura un effet d'entraînement sur d'autres portes logiques qui utilisent la même entrée.

Il existe une approche analogique:
combinez n'importe quel nombre d'entrées (supposons 0 ou 5 volts) avec des résistances.
Si la tension résultante est 0, tous sont éteints.
Si la tension résultante est 5, alors tous sont allumés.
Les tensions intermédiaires indiquent que certains sont allumés et certains sont éteints.
Exemple: s'il y a 4 entrées, 2,5 volts signifie que 2 sont allumées et 2 sont éteintes.

result == 0: ni gate
result == 5: et gate
result! = 0: ou gate
result! = 5: nand gate

Vous n'avez pas besoin de transistors pour les entrées, juste pour la sortie pour vérifier la tension et restaurer un résultat logique de 0 ou 5 volts.

Cela peut être utilisé pour un nœud de réseau neuronal analogique avec une fonction de sortie non linéaire qui a un résultat "doux" qui peut ne pas être entièrement vrai ou faux.

Après réflexion: les
résistances utilisées de cette manière peuvent ralentir la vitesse logique car la capacité suivant les résistances doit être chargée ou déchargée lorsque les entrées changent. De plus, l'utilisation de transistors peut réduire considérablement la consommation d'énergie. Les résistances utilisées de cette manière peuvent toujours consommer de l'énergie avec un mélange d'états d'entrée. Avec les transistors, la consommation d'énergie peut être grossièrement divisée par le gain des transistors.

Avec certains éléments logiques (tous les commutateurs de porte de voiture allumant la même lampe), cela est possible, mais pas par exemple avec des portes CMOS car ils sont construits avec des transistors FET à canaux P et N, ils ont donc besoin d'une entrée haute et basse tension définie pour fournir la sortie , l'entrée ne peut pas être laissée à flotter. La connexion des sorties CMOS ensemble ne fonctionnerait pas.