La porte logique NAND est-elle parfaitement symétrique?

8

En d'autres termes: si nous échangeons A et B, Q se comportera-t-il exactement de la même manière dans l'analyse CC et transitoire?

entrez la description de l'image ici

digital-logic logic-gates cmos spice nand Vahram Voskerchyan
la source
7
Le fait que M2 soit référencé au sol et que M1 ne le soit pas pourrait faire une petite différence
BeB00

Réponses:

10

Il y aura une très petite différence dans ce circuit en raison des différences de VGS dans la pile N pendant que le circuit absorbe le courant pendant la commutation. M1 sera légèrement plus lent que M2 dans certaines conditions.

Il y a cependant probablement d'autres facteurs, par exemple dans la façon dont le circuit est disposé, qui auront un effet tout aussi important.

Définissez parfait. Une grande partie de ce que nous faisons en EE concerne la modélisation. Le modèle n'est jamais parfait et à la plupart des niveaux d'abstraction, le comportement de ce circuit serait considéré comme symétrique. Si nous laissons de très petites différences dans un circuit qui comprendrait généralement des dizaines de ces portes nous affecter, nous n'obtiendrons jamais rien.

RoyC
la source
11

Dépend de l'environnement.
Peut-être que dans votre circuit ci-dessus et dans un FPGA, ils sont les mêmes, mais dans une bibliothèque ASIC, vous trouvez des différences entre les différentes entrées.

Oldfart
la source
J'ai essayé de changer les entrées en les échangeant et j'ai exactement le même résultat, c'est pourquoi je pense que c'est symétrique. Mais je ne trouve pas de bon raisonnement.
Vahram Voskerchyan
@VahramVoskerchyan C'est une logique défectueuse (ow). Considérez ceci: si j'ai créé une NAND qui n'était pas symétrique, disons avait des exigences de tension différentes pour l'une de ses entrées, serait-ce toujours une NAND?
candied_orange
@CandiedOrange Mais il existe des portes logiques asymétriques. Pseudo NMOS NAND par exemple (si je ne me trompe pas).
Vahram Voskerchyan
C'est le but. C'est une logique (ow) erronée de prétendre qu'un NAND symétrique signifie que tous les NANDS sont symétriques.
candied_orange
Les transistors PMOS M3 et M4 influenceront la sortie via leur Cgd pendant la commutation. Cependant, seul le transistor NMOS M1 peut faire de même. Ainsi, lors de la commutation, M1 et M2 influencent différemment les pics. Le seuil de commutation nécessaire sera également légèrement différent. Les vgs des deux transistors ne sont pas les mêmes, même si A et B ont la même tension. C'est parce que M2 aura également besoin d'un certain VDS pour conduire le courant.
Vahram Voskerchyan
3

Comme les appareils M1 et M2 sont dans une configuration différente, il y aura une différence entre les entrées A et B.

Cependant, vous devrez peut-être regarder très attentivement et attentivement pour voir le moment ou les effets de seuil de cette différence.

Lorsque vous concevez une porte logique dans un système, vous travaillez sur les spécifications maximales, mais vous vous attendez à ce qu'elle se comporte plus près de la norme. Il y a souvent une variation de 2: 1 ou même 3: 1 entre les spécifications maximales et typiques. Il est probable que toute différence de performances entre les entrées A et B sera beaucoup plus petite que la différence entre les timings max et typiques.

Neil_UK
la source
On peut donc dire que notre circuit est symétrique avec quelques variations?
Vahram Voskerchyan
Non. En termes logiques, c'est nominalement symétrique. En termes analogiques, ce n'est pas loin d'être symétrique.
Neil_UK
0

Si vous vous souciez du traitement d'impulsion de précision, comme dans la construction des FlipFlops d'un PFD à faible gigue, détecteur de fréquence de phase, vous devez comprendre toutes les façons dont les charges se battront à l'intérieur du circuit et resteront logées pour perturber l'impulsion suivante, pour provoquer variations de retard entre impulsions et donc gigue déterministe.

analogsystemsrf
la source
0

Une fois, j'ai créé une puce avec des portes NAND volontairement asymétriques, pour un additionneur à ondulation dans lequel la vitesse d'une entrée devait être optimisée, et l'autre pas tellement.

Donc non, pas forcément symétrique. Mais généralement très près.

Dick Lyon
la source