Pourquoi avoir deux portes NON en série?

J'ai récemment examiné les fiches techniques du CI 74HC139 afin de voir s'il était adapté à mon projet, et j'ai trouvé le schéma logique suivant qui me semble un peu étrange:

^{simuler ce circuit - Schéma créé à l'aide de CircuitLab}

Pour chacune des entrées Yn, il y a deux portes NON après la porte NAND à triple entrée; Je ne comprends pas pourquoi cela est nécessaire car la simple logique booléenne nous dit:

Par conséquent, je suppose qu'il existe une raison électronique pour laquelle il y a deux onduleurs avant la sortie? Je n'ai pas entendu de portes appelées tampons inverseurs avant, et celles-ci isolent soi-disant le circuit avant et après, cependant, je ne peux pas prétendre comprendre l'utilisation de cela, alors j'apprécierais toute illumination!

Raisons possibles:

1. L'équilibrage de charge
   • Le pilote de A a un nombre inconnu de fan-out à conduire. Le fan-out à l'intérieur du circuit et le parasite qu'il induit peuvent être calculés pour les circuits spécifiques, mais nous ne connaissons pas les autres circuits qui sont connectés au driver. Les onduleurs sont essentiellement utilisés comme équivalent de tampon. et aider à gérer le parasite.
2. Calendrier et courant total
   • Pour réduire le problème de transition, les deuxièmes onduleurs d'état peuvent être dimensionnés pour un commutateur de transition plus rapide. Cela rend la mise à jour des entrées des portes NAND presque en même temps. Les entrées changeant moins périodiquement, l'énergie peut être économisée et les problèmes de transition peuvent être réduits.
3. Amplification du signal et puissance
   • Disons VDD = 1,2 V mais l'entrée est de 0,9 V. L'entrée est toujours un 1 logique, mais considérée comme faible, ce qui entraîne une commutation plus lente et consomme plus d'énergie. Les premiers onduleurs peuvent être dimensionnés pour mieux gérer les transitions, ce qui rend la tension plus prévisible pour le reste de la conception.
   • Il existe également une possibilité de changement dans le domaine de la tension. Dans ce cas, les onduleurs dans le premier état peuvent agir comme une descente, par exemple un domaine d'entrée 5V vers un domaine 2V.
4. Toute combinaison des éléments ci-dessus

Le temps nécessaire à une grille pour commuter dépend de la quantité de charge capacitive qu'elle doit piloter, de la taille des transistors et du nombre de transistors en série. Un onduleur se compose d'un NFET (transistor à effet de champ à canal N) et d'un PFET (FET à canal P); une porte NAND à trois entrées possède trois PFET en parallèle et trois NFET en série. Pour qu'une porte NAND à 3 entrées permute une sortie basse aussi rapidement qu'un onduleur, chacun des trois NFET devrait être trois fois plus grand que le NFET unique d'un onduleur.

Pour une petite puce comme celle-ci, les seuls transistors qui doivent piloter une charge importante sont ceux connectés aux broches de sortie. En utilisant quatre sorties pilotées par des onduleurs, il sera nécessaire d'avoir quatre gros PFET et quatre gros NFET, plus un tas de petits. Si l'on attribue aux NFET une zone de "1", les PFET auraient probablement une zone d'environ 1,5 (le matériel du canal P ne fonctionne pas aussi bien que le canal N), pour une superficie totale d'environ 10. Si le les sorties étaient pilotées directement par des portes NAND, il faudrait utiliser douze gros PFET (surface totale 18) et douze énormes NFET (surface totale 36, pour une surface totale d'environ 54. Ajout de 20 petits NFET et 20 petits PFET [12 chacun pour la NAND, et 8 pour les onduleurs], le circuit réduira la surface consommée par les gros transistors de 44 unités, soit plus de 80%!

Bien qu'il y ait des occasions où une broche de sortie sera entraînée directement par une "porte logique" autre qu'un onduleur, la commande de sorties de cette manière augmente considérablement la surface requise pour les transistors de sortie; cela ne vaut généralement que dans les cas où, par exemple, un appareil possède deux entrées d'alimentation et qu'il doit être en mesure de réduire sa sortie même lorsqu'une seule alimentation fonctionne.

Si la porte NAND est réalisée de manière évidente (trois transistors parallèles vers GND et trois transistors série vers Vdd), elle aura une capacité de source faible, les transitions ne seront pas nettes et le temps de retard dépendra de la capacité de charge. L'ajout d'un tampon (ou deux pour restaurer la logique) nettoie tous ces problèmes.

Voici ce qu'un onduleur sans tampon typique (schéma comme celui-ci) ...

La fonction ..transfer (sortie vs entrée montrée sur la ligne (1)) ressemble à:

Avec un tampon, la ligne (1) sera beaucoup plus proche d'une forme carrée. (la deuxième ligne est le courant qui est tracé).

C'est idiot si vous essayez simplement de communiquer la logique d'une puce. Il est probablement dessiné de cette façon car en interne, il existe des étapes de mise en mémoire tampon. Les portes internes sont probablement très petites avec peu de capacité d'entraînement. Les signaux qui sortent doivent passer par un tampon qui peut générer et absorber beaucoup plus de courant. D'une manière ou d'une autre, ce détail d'implémentation semble l'avoir fait dans la description logique, où il n'appartient pas. La logique serait la même si les deux onduleurs en série étaient remplacés par un fil. Ensuite, il devrait y avoir une vitesse globale et des spécifications de variateur de courant pour les sorties. Vous pourriez tout aussi bien envisager des portes NAND plus lentes et plus puissantes.

Bien que cela puisse sembler inutile, cela a une application pratique. Cela augmentera le signal de sortie faible. Le niveau est inchangé, mais les capacités complètes d'approvisionnement ou de descente de courant de l'onduleur final sont disponibles pour entraîner une résistance de charge si nécessaire

Dans le passé, un tel arrangement a été utilisé pour un retard.