Pourquoi les portes NAND sont-elles bon marché?

Dans mes laboratoires d'électronique numérique et mes conférences, on nous dit d'essayer de fabriquer des choses à partir de portes NAND, car ce sont les portes les moins chères disponibles à l'achat. Pourquoi est-ce? Pourquoi une porte OU / ET n'est-elle pas la moins chère à acheter?

Les portes NAND sont bon marché car il y en a tellement qui traînent dans les années 1980.

Plus sérieusement cependant, une porte NAND concerne la porte logique la plus simple. Vous pouvez le considérer comme un onduleur à entrées multiples. Électriquement, c'est exactement ce que sont les portes TTL NAND. Chaque entrée n'est qu'un autre émetteur ajouté au transistor d'entrée. Le reste du circuit n'est qu'un onduleur. C'est différent dans CMOS, mais une porte NAND est toujours très simple.

Comme les puces nécessitent peu de transistors, elles peuvent être petites, ce qui en permet beaucoup par tranche de silicium, ce qui les rend bon marché.

L'une des raisons pour lesquelles cela peut être dit est que dans les circuits CMOS, une porte NAND est à la fois plus petite, par zone et plus rapide qu'une porte NOR, tandis que les portes ET et OU nécessitent un circuit inverseur explicite de taille comparable à NAND / NI. Donc, en CMOS, NAND est un tout petit peu moins cher.

Ce n'est pas le cas de nMOS (c'est l'inverse là-bas), et ne s'applique certainement pas aux portes emballées comme la série 74x - le coût de la zone est complètement éclipsé par le coût de l'emballage et d'autres frais généraux.

Référence: VLSI Design de Peter Robinson , p.14, "En CMOS, la porte NAND a de meilleures caractéristiques de vitesse et de surface que la porte NOR".

Référence 2: ici , paraphrasé: "En CMOS, la porte NOR a deux pMOS en série, ce qui la rend plus lente en raison de la faible mobilité des trous."

Toute fonction logique peut être construite à partir de portes NAND (ou NOR), même des systèmes complets. Les portes OR et AND coûtent environ le même prix que les NAND, mais vous avez également besoin d'onduleurs. 1000 portes NAND seront moins chères qu'un mélange de RUP, ET et onduleurs.

Seymour Cray construisait ses super-ordinateurs Cray à partir des portes ECL NOR pour cette raison.

Quelques points non encore mentionnés:

1. Dans la logique TTL, qui était du type "normal" avant que la logique basée sur MOS ne prenne totalement le relais, une porte NAND à deux entrées nécessite quatre transistors, dont l'un a deux émetteurs; une porte NOR à deux entrées nécessiterait six transistors (chacun avec un émetteur). Plus généralement, une porte NAND à entrée N nécessiterait quatre transistors, dont l'un a N émetteurs; une porte NOR à entrée N nécessiterait 2N + 2 transistors.
2. Dans la logique NMOS, une porte à N entrées, qu'elle soit NAND, NOR ou une combinaison de celles-ci (avec une seule inversion à la fin) nécessiterait N transistors et une résistance. Dans NMOS, les portes NOR sont légèrement plus rapides que les portes NAND.
3. Dans la logique CMOS, une porte à N entrées, que ce soit NAND, NOR ou une combinaison de celles-ci (avec une seule inversion, à la fin) nécessiterait généralement N transistors PMOS et N transistors NMOS. Une porte NON-ET sera légèrement plus rapide pour produire un "haut" qu'une porte NOR, la différence devenant plus prononcée à mesure que le nombre d'entrées augmente. Une porte NOR, cependant, sera légèrement plus rapide pour produire un "bas" qu'une porte NAND. Étant donné que la technologie CMOS est, toutes choses étant égales par ailleurs, un peu plus lente pour produire des signaux hauts que des signaux bas, une porte NAND peut avoir des temps de sortie un peu plus "équilibrés".
4. Dans la plupart des conceptions CPLD, le bloc logique fondamental consiste en un groupe de portes NAND à plusieurs entrées (où les entrées peuvent être connectées ou déconnectées) dont les sorties commandent un groupe de portes NAND à plusieurs entrées. Notez que la documentation montre généralement un groupe de "ET" conduisant un groupe de "OU", mais les NAND conduisant des NAND donneront le même comportement que les ET conduisant des OR, mais avec moins d'inversions, car une porte NAND n'est pas seulement un un ET avec une sortie inversée, mais se comporte comme un OU avec des entrées inversées. Les fils prennent les AND et les OR, inversent les sorties des AND et les entrées des OR (ce que l'on peut faire, car les deux inversions s'annulent), et on se retrouve avec des NAND pilotant des NAND.

Toute conception logique qui ne souhaite pas une logique à trois états ou une vitesse optimale peut être entièrement mise en œuvre avec des portes NAND. Cela ne veut pas dire que les portes NAND sont toujours le moyen le plus pratique de mettre en œuvre les choses. Une porte exclusive ou, par exemple, nécessiterait la construction de quatre portes NAND à deux entrées, représentant un total de seize transistors en CMOS. Si l'on construit une porte OU exclusif CMOS directement à partir de transistors, cependant, le travail peut être fait avec huit.

Je crois me souvenir qu'il y a une inversion naturelle. Une porte ET aurait donc besoin d'un onduleur supplémentaire, mais pas la NAND. Ou je peux me tromper ...

En plus d'être simples, les portes NAND peuvent être utilisées à la place de toutes les autres portes.Par conséquent, lorsque les entreprises achètent en vrac, elles n'achètent que des portes NAND car elles peuvent être utilisées pour tout. Cela leur fait gagner de l'espace de stockage et moins cher en vrac. Par conséquent, les producteurs suivent la tendance - une demande accrue leur permet de baisser les prix pour augmenter les bénéfices futurs.