Pourquoi un MOSFET est-il déclenché par Vgs et non Vgd?

21

En regardant attentivement ce schéma d'un type de MOSFET:

entrez la description de l'image ici

(trouvé dans cette note d'application )

Nous pouvons voir que l'appareil est pratiquement symétrique. Qu'est-ce qui fait que la porte se réfère à la source et non au drain?

Aussi, pourquoi l'oxyde de grille se décompose-t-il à 20 V Vgs et non à 20V Vgd?

(Pas une question de devoirs. Juste de la curiosité.)

Thomas O
la source
1
Je sais que la plupart des JFET sont en effet à peu près symétriques dans la façon dont vous les décrivez, et peu importe quelle extrémité est utilisée comme source et quel est le drain. Je ne suis pas positif si la même chose s'applique aux MOSFETS latéraux. Les MOSFET verticaux contiennent une diode de corps parasite et ne fonctionneront pas correctement lorsqu'ils sont connectés "à l'envers".
Bitrex
1
@Bitrex Vrai, un MOS de puissance ne fonctionnera pas à l'envers normalement. Mais si vous pouvez court-circuiter la diode si le canal drain-source a une résistance suffisamment faible et que le canal conduit du courant, pas la diode. Il est utilisé dans les redresseurs à pont actif et dans d'autres appareils nécessitant une rectification contrôlée. Mais vous êtes limité à environ 0,5 V en arrière avant que les choses tournent mal;).
Thomas O
Si vous utilisez un MOSFET dans le cadre d'un redresseur synchrone, vous pouvez mettre une diode Schottky en parallèle avec la diode du corps du MOSFET pour protéger le MOSFET. La diode du corps est généralement assez faible.
Mike DeSimone

Réponses:

8

Parce que la figure 1 que vous avez publiée fait référence à un appareil à 4 terminaux , pas à un appareil à 3 terminaux. Si vous regardez le symbole schématique de la figure 1, vous remarquerez que le terminal du corps est un terminal séparé non connecté au terminal source. Les MOSFET à vendre sont presque toujours des appareils à 3 terminaux où la source et le corps sont connectés ensemble.

Si ma mémoire est bonne (pas sûr à 100% - semble être corroboré par ce document ), dans un appareil à 4 bornes, il n'y a pas de différence entre la source et le drain, et c'est la tension du corps de grille qui détermine l'état de marche du canal - avec la mise en garde que le corps est censé être la tension la plus négative dans le circuit pour un appareil à canal N, ou la tension la plus positive dans le circuit pour un appareil à canal P.

( modifier: trouvé une référence pour la physique des dispositifs MOSFET . Le comportement source-drain est toujours symétrique, mais dépend à la fois des tensions grille-source et grille-drain. Dans le canal N, si les deux sont négatifs, le canal est non conducteur. est supérieure à la tension de seuil, alors vous obtenez un comportement de saturation (courant constant). Si les deux sont supérieurs à la tension de seuil, vous obtenez un comportement de triode (résistance constante). Le corps / la masse / le substrat doit toujours être le plus négatif tension dans le circuit, donc pour obtenir le comportement inversé dans un circuit, le corps + drain devrait être lié ensemble.

Dans un appareil à canal P, cette polarité est inversée.)

Regardez attentivement les symboles schématiques conventionnels pour les MOSFET à canaux N et P ( de Wikipedia ):

canal n canal p

et la figure de Wikipedia sur le fonctionnement des MOSFET , et vous verrez la connexion corps-source.

Jason S
la source
Même à 4 bornes, la tension de la source de grille détermine l'état du canal. Donc ce que vous avez écrit sur le corps de porte n'est pas vrai. La tension source - corps module la tension de seuil de l'appareil. Par exemple pour NMOS si Vs est au-dessus de Vb, alors il faudra de plus grandes Vgs pour allumer l'appareil (l'effet corporel).
mazurnification le
@mazurnification: où est votre référence pour cela? et pourquoi est-ce gate-source plutôt que gate-drain ou gate-body? J'ai essayé de trouver du matériel de référence de toute façon et je n'ai pas pu.
Jason S
1
Je viens de trouver cette référence: doe.carleton.ca/~tjs/21-mosfetop.pdf qui indique les champs de canal basés sur Vgb, pas Vgs (jusqu'à Vsb = 0 auquel point Vgs = Vgb). Je ne vais donc pas changer ma réponse jusqu'à ce que je vois des preuves qu'il y a quelque chose de spécial dans le terminal source. Je ne serais pas surpris si l'effet corporel de la modulation de la tension de seuil n'est vrai que si la connexion source-corps est une tension fixe de faible impédance, et qu'elle est équivalente aux équations régissant Vgb.
Jason S
OK, j'ai trouvé quelque chose qui fait référence aux tensions grille-source et grille-drain.
Jason S
La clé est Vgb. L'intérêt d'un MOSFET est que le champ électrique créé entre la grille et le substrat déséquilibre la distribution des porteurs de charge, modifiant l'impédance du canal entre la source et le drain. Cependant, puisque la source et le substrat sont généralement connectés ensemble (voir symbole schématique), Vgs est identique à Vgb. Si vous ne voulez pas que le canal soit le même que le substrat, vous devez créer une structure de puits, qui ressemble à une diode à polarisation inverse du canal au substrat. N'oubliez pas que vous pouvez créer des structures dans les circuits intégrés qui ne sont pas réalisables dans les pièces discrètes.
Mike DeSimone
9

La section symétrique telle qu'elle est généralement dessinée ne correspond pas tout à fait à la structure réelle, qui est très asymétrique. En fait, cela ressemble plus à ceci:

entrez la description de l'image ici

IVG

Stevenvh
la source
Êtes-vous sûr que ce n'est pas seulement un MOS vertical? Un MOS latéral est-il différent?
Thomas O
@Thomas - un V-MOSFET est différent: allaboutcircuits.com/vol_3/chpt_2/10.html . Quoi qu'il en soit, ils sont très asymétriques, donc même si l'image semble différente, l'explication tient toujours.
stevenvh
Cette structure est fréquemment utilisée pour les MOSFET discrets. La structure symétrique est généralement utilisée pour les MOSFET sur les circuits intégrés, car ils ne peuvent pas tous partager un drain.
Mike DeSimone
yep mosfet du circuit intégré sera très probablement entièrement symétrique
mazurnification
@MikeDeSimone, @mazurnification - Il semblera différent pour les circuits intégrés, mais je ne suis toujours pas sûr qu'ils seront symétriques.
stevenvh
3

Le fonctionnement d'un MOSFET donné est déterminé par des tensions sur leurs électrodes respectives (Drain, Source, Gate, Body).

Par convention classique dans NMOS, sur deux électrodes "connectées au canal" (entre lesquelles, dans des circonstances "normales", le courant circule), celle connectée au potentiel le plus bas est appelée source et celle connectée au plus haut est le drain. L'inverse est vrai pour le PMOS (source à potentiel plus élevé, drain à potentiel plus faible).

Ensuite, en utilisant cette convention, toutes les équations ou textes décrivant le fonctionnement du périphérique sont présentés. Cela implique que chaque fois que l'auteur du texte sur NMOS dit quelque chose sur la ou les sources de transistor, il pense à une électrode connectée à un potentiel inférieur.

Maintenant, les fabricants d'appareils choisiront très probablement d'appeler les broches source / drain dans leurs appareils en fonction de la configuration prévue dans laquelle le MOSFET sera \ placé dans le circuit final. Par exemple, dans la broche NMOS généralement connectée à un potentiel inférieur, on appellera source.

Cela laisse donc deux cas:

UNE) dispositif MOS est symétrique - c'est le cas pour la grande majorité des technologies dans lesquelles les circuits intégrés VLSI sont fabriqués.

B) dispositif MOS est asymétrique (exemple vmos) - c'est le cas pour certains (la plupart?) Dispositifs d'alimentation discrets

Dans le cas de A) - peu importe le côté du transistor qui est connecté au potentiel supérieur / inférieur. L'appareil fonctionnera exactement de la même manière dans les deux cas (et quelle électrode appeler la source et quel drain est juste la convention).

Dans le cas de B) - il importe (évidemment) de quel côté de l'appareil est connecté à quel potentiel puisque l'appareil est optimisé pour fonctionner dans une configuration donnée. Cela signifie que les «équations» décrivant le fonctionnement du dispositif seront différentes au cas où la broche appelée «source» est connectée à une tension inférieure à celle du cas où elle est connectée à une tension plus élevée.

Dans votre exemple, l'appareil a probablement été conçu pour être asymétrique afin d'optimiser certains paramètres. La tension de freinage «grille-source» a été abaissée en tant que compromis afin d'obtenir un meilleur contrôle du courant de canal lorsque la tension de commande est appliquée entre des broches appelées grille et source.

Edit: Puisqu'il y a pas mal de commentaires concernant la symétrie de la mos, voici une citation de Behzad Razavi "Conception des citcuits intégrés CMOS analogiques" p.12

citation

mazurnification
la source
Je ne sais pas comment les technologies de simulation ont changé au fil des ans, mais d'après ce que je comprends, il y a une dizaine d'années, de nombreux simulateurs voulaient essentiellement que les nœuds source et drain étiquetés pour identifier quel nœud devrait être considéré comme affectant l'autre. Essentiellement, l'étiquette "source" signifiait "cause" et "drain" signifiait "effet", et le circuit devrait être disposé de telle sorte que si le drain / effet d'un NFET a un chemin vers la terre, la source / cause devrait soit avoir un chemin vers VSS ou être un "indifférent" (de même pour les PFET et VDD). Si un circuit peut être aménagé pour répondre à ce critère, alors ...
supercat
... le simulateur peut pour chaque phase d'horloge organiser tous les nœuds dans une séquence telle que chaque nœud n'a besoin d'être évalué qu'une seule fois, et aucun nœud ne sera affecté par un nœud "en aval" (jusqu'à la prochaine phase d'horloge, qui aura les nœuds dans un arrangement différent). Certains circuits utilisant des passerelles nécessiteraient une inversion des étiquettes de source et de drain pour aider le simulateur, mais en général, les restrictions de causalité rendraient la simulation des circuits plus rapide que cela ne serait possible autrement.
supercat
@supercat - il y a peu de "niveaux" de simulateurs. À partir du physique (tcad par exemple) où l'on simule des champs électriques et magnétiques réels, puis électrique (tout comme SPICE) au fonctionnel (verilog, vhdl, verilogA etc.). Tous étaient déjà très avancés il y a 10 ans. Celui que vous mentionnez ressemble un peu à un "simulateur piloté par événements" fonctionnel (comme celui de Verilog) mais je n'ai pas vu une telle technique appliquée aux transistors réels (enfin peut-être dans ce que l'on appelle "l'épice rapide"). Le fait est que l'électricité (épice) peut gérer facilement la symétrie du
mosfet
Il est certainement possible de simuler des circuits où les causes et les effets ne forment pas un graphique acyclique dirigé, et l'augmentation de la puissance de calcul au cours des dix dernières années a rendu la simulation complète pratique pour des conceptions plus grandes qu'il aurait été possible il y a dix ans. Cependant, je ne serais pas surpris si des circuits pouvant être cartographiés de cause à effet se prêtaient à une simulation plus rapide que ceux qui ne le pouvaient pas, ou s'ils informaient un simulateur qu'un certain transistor ne devait être appelé que pour faire passer le courant dans une direction pourrait aider à
détecter les
... où il finit par passer le courant dans l'autre sens. Bien sûr, avec la logique statique, de tels problèmes provoquent généralement un court-circuit VDD-VSS, mais en logique dynamique, ils peuvent causer des problèmes sans court-circuit VDD-VSS. Je ne sais pas combien de logique dynamique est encore utilisée en dehors des DRAM, cependant (n'est-ce pas?) Mon point principal était que l'étiquetage de la source et du drain comme une habitude aurait profité au moins à certains simulateurs.
supercat
0

Un MOSFET nécessite deux choses pour que le courant circule: des porteurs de charge dans le canal et un gradient de tension entre la source et le drain. Nous avons donc un espace de comportement en trois dimensions à regarder. La caractéristique drain-source ressemble à ceci: entrez la description de l'image ici

Supposons que nous ayons un transistor nmos, et que la masse et la source soient à 0V. Fixons également la tension de drain à un niveau élevé, disons 5V. Si nous balayons la tension de grille, nous obtiendrions quelque chose qui ressemble à ceci:

masse

Pour qu'il y ait des quantités substantielles de porteurs de charge dans le canal, nous avons besoin d'une région d'appauvrissement reliant la source et le drain, et nous devons également retirer un tas de porteurs de la source. Si la source et la grille ont la même tension, cela signifie que la plupart du canal est également essentiellement la même tension que la source, et les porteuses doivent diffuser la majeure partie du chemin à travers le transistor avant de pouvoir "tomber" dans le drain. Si la tension grille-source est suffisamment élevée, le gradient de tension sera plus important près de la source et les porteuses seront attirées dans le canal, permettant une population plus élevée.

Aphaea
la source
Cela explique la théorie de fonctionnement du MOSFET, mais ne dit rien sur la symétrie possible, et ne répond pas à la question de Thomas si la source et le drain sont interchangeables.
stevenvh
0

Ma valeur de 2 cents: Par rapport aux bipolaires, je sais que vous pouvez échanger C et E et cela fonctionne toujours, mais avec un hFE plus bas et des tensions nominales différentes: VBE autorisé à être autour de 5 à 7 V généralement; VCB identique à VCE ou plus (cf. par exemple la fiche technique BC556 de Fairchild, qui spécifie VCBO, qui est encore plus élevé que VCEO). Physiquement, il y a une (grande) différence entre C et E (taille, forme et / ou dopage), ce qui explique l'asymétrie des figures. Et je l'ai vu aussi dans le laboratoire. Il arrive de temps en temps que quelqu'un échange C et E par accident et est surpris que cela fonctionne toujours mais pas très bien.

Ce serait intéressant si quelqu'un devait obtenir un graphique de l'ID (et RDSon) vs VGD pour un (MOSFET de canal N de puissance. N'ont pas accès au laboratoire actuellement.

David S
la source