Pourquoi la porte NAND est-elle préférée à la porte NOR dans l'industrie?

J'ai lu à de nombreux endroits que la porte NAND est préférée à la porte NOR dans l'industrie. Les raisons données en ligne disent:

Le NAND présente un retard moindre que Nor en raison du NAND PMOS (taille 2 et en parallèle) par rapport au NOR PMOS (taille 4 en série).

Selon ma compréhension, le délai serait le même. Voici comment je pense que cela fonctionne:

• Retard absolu (Dabs) = t (gh + p)
• g = effort logique
• h = effort électrique
• p = retard parasite
• t = unité de retard, constante technologique

Pour NAND et NOR gate (gh + p) se révèle être (Cout / 3 + 2). Il en va de même pour les deux. Le délai devrait alors être le même, non?

1. NAND offre moins de retard.

Comme vous le disiez, l'équation du retard est Mais l'effort logique g pour NAND est inférieur à celui de NOR. Considérez la figure montrant 2 entrées CMOS NAND et porte NOR. Le nombre contre chaque transistor est une mesure de taille et donc de capacité.

L'effort logique peut être calculé comme . Qui donne$g = C_{in}/3$

• $g = 4/3$$g = \frac{n+2}{3}$
• $g = 5/3$$g = \frac{2n+1}{3}$
• référez-vous au wiki pour le tableau.

$h=1$$p=2$

EDIT: J'ai encore deux points, mais je ne suis pas sûr à 100% du dernier point.

2. NOR occupe plus d'espace.

En ajoutant les tailles des transistors sur la figure, il est clair que la taille de NOR est supérieure à celle de NAND. Et cette différence de taille augmentera à mesure que le nombre d'entrées augmentera.

La porte NOR occupera plus de surface de silicium que la porte NAND.

3. Le NAND utilise des transistors de tailles similaires.

En considérant à nouveau la figure, tous les transistors de la porte NAND ont une taille égale, contrairement aux portes NOR. Ce qui réduit le coût de fabrication de la porte NAND. Lorsque l'on considère des portes avec plus d'entrées, les portes NOR nécessitent des transistors de 2 tailles différentes dont la différence de taille est plus importante par rapport aux portes NAND.

En gros, les transistors Nmos permettent de doubler le courant par canal par rapport aux transistors Pmos. Vous pouvez y penser comme si le Nmos avait la moitié de la résistance d'un Pmos de taille égale. De la façon dont la topologie Cmos Nand est, elle se prête à avoir des tailles de transistors plus égales comme vous pouvez le voir à partir d'ici:

Si l'une des entrées est faible, une seule résistance Pmos entraîne une sortie élevée. Si les deux entrées sont hautes, alors il y a 2 résistances Nmos (~ = 1 résistance Pmos). Si tous les transistors ont la même taille minimale qu'un nœud technologique, alors cette topologie est idéale car que vous conduisiez la sortie haut ou bas, la résistance à la terre ou Vdd est la même.

Enfin, la raison pour laquelle les transistors Pmos ne sont pas aussi bons que ceux de Nmos est due à la mobilité plus faible des porteurs de trous qui sont le principal porteur d'un PMOS. Les porteurs majoritaires de Nmos sont des électrons qui ont une mobilité nettement meilleure.

De plus, ne confondez pas Nand Flash avec Nand Cmos. La mémoire flash Nand est également plus populaire, mais c'est pour différentes raisons.