Autant que je sache, FSB et la vitesse d'horloge de la RAM sont deux valeurs distinctes. Alors que se passe-t-il lorsque l'horloge du FSB est plus rapide que la RAM ou si le FSB est plus lent?
Y a-t-il un tampon pour les données? Ou le processeur est-il simplement en attente jusqu'à ce que les données soient écrites? Pourriez-vous clarifier cela?
Tout d’abord, maintenant, avec les contrôleurs de mémoire embarqués sur le CPU, c’est beaucoup moins important, le CPU est maintenant connecté directement à la mémoire et le FSB - & gt; Northbridge - & gt; Les fréquences de mémoire importent beaucoup moins, car la fréquence du contrôleur de mémoire de la CPU est la même que celle de la mémoire.
Généralement, il y a un petit tampon pour les demandes de mémoire sur le northbridge, mais il y a aussi des lignes de contrôle entre le CPU et le northbridge (ou plus récemment entre le CPU et la mémoire) qui sont des lignes "Data Ready" qui indiquent le moment où les données ont été extraites. par le northbridge et est maintenant prêt à être transféré à la CPU. Ces types de lignes de contrôle sont similaires à un modem utilisant un RTS / CTS Mécanisme (Prêt à envoyer / Effacer à envoyer) pour indiquer que les données sont prêtes et que le destinataire est prêt à les envoyer.
En raison de ces lignes de contrôle et de la mémoire tampon faible, les fréquences réelles de chaque lien entre divers composants peuvent être différentes. La mémoire et le contrôleur peuvent prendre en charge une vitesse, puis le northbridge transmet les données au processeur à une vitesse différente.
Les données numériques sont presque toujours transférées depuis et vers les mémoires tampons. Vous seriez surpris de constater que la plupart des activités d’un ordinateur (à la fois le matériel et les logiciels) consistent simplement à déplacer des données (entre des périphériques et des sous-systèmes et entre des variables et des registres).
Au niveau matériel bas, vous trouverez presque toujours de simples tampons ou registres appelés "verrous" pour conserver les données en cours de transmission sur le bus ou pour recevoir les données du bus. Vous pouvez presque toujours supposer que les données numériques sont stockées temporairement de quelque manière que ce soit pendant leur transfert entre sous-systèmes, au niveau octet / mot (dans les verrous de bus) ou même pour des secteurs de disque complets (sur des lecteurs IDE / ATA) et des trames Ethernet ( stocker et transférer les commutateurs). Ces capacités de "stockage transitoire" sont distinctes des capacités de mise en cache qu'un sous-système peut avoir.
Voici un bon article d'AnandTech sur les diviseurs de mémoire:
http://www.anandtech.com/show/2427/4
En particulier, il fournit une bonne introduction aux bases de la manière dont un contrôleur de mémoire interagit avec les banques de mémoire.