Pourquoi la mémoire flash a-t-elle une durée de vie?

25

J'ai lu que les mémoires flash peuvent "seulement" être reprogrammées de 100 000 à 1 000 fois, jusqu'à ce que le stockage de la mémoire "se détériore"

Pourquoi cela se produit-il exactement avec le flash et non avec d'autres types de mémoire, et à quoi se réfère "détériorer" en interne?

EDIT: Comme ce n'est pas seulement flash que cela se produit, je voudrais généraliser un peu et me renseigner sur les souvenirs qui ont ce problème. En outre, l'usure entre ces types de mémoire se produit-elle en raison du même phénomène?

memory flash triplebig
la source
La prémisse est fausse. Les mémoires non volatiles EEPROM et FRAM (ferroélectrique) ont également des mécanismes d'usure.
Spehro Pefhany
Voir aussi catb.org/~esr/jargon/html/B/bit-rot.html
John U
@SpehroPefhany Flash et EEPROM sont fondamentalement identiques de nos jours, la seule différence étant que Flash est câblé en blocs plutôt qu'en octets.
Nick T
1
Si je comprends bien, le flash NOR n'est pas programmé avec la tunnellisation de Fowler-Nordheim (comme le sont les EEPROM), plutôt avec une injection de support chaud comme une UV-EPROM. L'utilisation de HCI est pertinente pour cette question car elle provoque des dommages plus rapides aux cellules. Le flash NAND ressemble plus à l'EEPROM, car le tunnelage Fowler-Nordheim est utilisé pour la programmation. Je ne sais pas quelle est la part de marché actuelle de chaque technologie, mais je pense que la NAND est sur une trajectoire ascendante assez rapide.
Spehro Pefhany

Réponses:

21

Je ne peux pas parler de FRAM (mémoire ferroélectrique), mais toute technologie qui utilise des grilles flottantes pour stocker la charge - toute forme d'EPROM, y compris l'EEPROM et Flash - s'appuie sur le "tunneling" d'électrons à travers une très mince barrière isolante en oxyde de silicium pour changer la montant de la charge sur la porte.

Le problème est que la barrière d'oxyde n'est pas parfaite - puisqu'elle est "développée" au-dessus de la filière en silicium, elle contient un certain nombre de défauts sous forme de joints de grains cristallins. Ces frontières ont tendance à «piéger» les électrons tunneliers de manière plus ou moins permanente, et le champ de ces électrons piégés interfère avec le courant tunnel. Finalement, une charge suffisante est piégée pour rendre la cellule non accessible en écriture.

Le mécanisme de piégeage est très lent, mais il suffit de donner aux périphériques un nombre fini de cycles d'écriture. De toute évidence, le nombre indiqué par le fabricant est une moyenne statistique (rembourrée avec une marge de sécurité) mesurée sur de nombreux appareils.

Dave Tweed
la source
J'ai vu des nombres d'endurance flash aussi bas que 100 cycles d'effacement-écriture (min 100, typiquement seulement 1000).
Spehro Pefhany
@SpehroPefhany: C'est typique pour TLC 20 nm (8 niveaux / cellule, 3 bits). À ces échelles, même quelques électrons peuvent provoquer un décalage d'un niveau. MLC (2 bits, 4 niveaux) a le double de l'espacement des niveaux, mais l'effet n'est pas linéaire et MLC a bien plus du double de l'endurance en écriture.
MSalters
Une manière intéressante (mais peut-être pas viable) de surmonter cela a été présentée dans cet article arstechnica.com/science/2012/11/… il y a plus d'un an. Contient également un diagramme de ce qui arrive à la mémoire flash au fil du temps.
qw3n
@MSalters C'était Microchip .. Je pense de leur fab Gresham OU. PIC18F97J60. Je ne connais pas les niveaux ou les nm (ils ne semblent pas discuter de ce genre de détails), mais je doute que ce soit proche de ce que les gars de la mémoire réalisent.
Spehro Pefhany