Je connais deux façons dont une variable VHDL est synthétisée par un outil de synthèse:
- Variable synthétisée en logique combinatoire
- Variable synthétisée comme un verrou involontairement (lorsqu'une variable non initialisée est affectée à un signal ou à une autre variable)
Quelles sont les autres façons de synthétiser une variable VHDL? (Exemple: peut-il être interprété comme un FF?)
Si vous utilisez la valeur dans une variable avant de la stocker, vous obtenez la valeur qui a été stockée la dernière fois que le processus l'a stockée (dans un processus cadencé, la valeur d'un cycle d'horloge précédent). Cela est synthétisé sous forme de registre ou FF.
Bien sûr, au premier cycle d'horloge, vous obtenez des ordures, sauf si vous avez initialisé la variable dans une clause de réinitialisation.
la source