Pourquoi une puce Intel 8080 serait-elle détruite si +12 V est connecté avant -5 V?

L'Intel 8080 est un microprocesseur classique sorti en 1974, fabriqué à l'aide d'un processus NMOS en mode amélioration, et présente diverses caractéristiques uniques liées à ce processus, telles que la nécessité d'une horloge biphasée et de trois rails d'alimentation: -5 V, +5 V et +12 V.

Dans la description de la broche d'alimentation de Wikipedia, il est dit

Broche 2: GND (V _SS ) - Masse

Broche 11: −5 V (V _BB ) - L'alimentation −5 V. Ce doit être la première source d'alimentation connectée et la dernière déconnectée, sinon le processeur sera endommagé.

Broche 20: +5 V (V _CC ) - L'alimentation + 5 V.

Broche 28: +12 V (V _DD ) - L'alimentation +12 V. Il doit s'agir de la dernière source d'alimentation connectée et déconnectée.

J'ai renvoyé à la fiche technique d'origine , mais les informations sont un peu contradictoires.

Maximum absolu :

V _CC (+5 V), V _DD (+12 V) et V _SS (GND) par rapport à V _BB (-5 V): -0,3 V à +20 V.

Même si V _BB est _{égal à} 0 V lorsqu'il n'est pas connecté, V _DD serait de +17 V et ne devrait pas dépasser le maximum absolu. Est-ce la revendication originale sur Wikipedia qu'une puce Intel 8080 soit détruite si +12 V est connecté avant -5 V correct?

S'il est correct, quel est le mécanisme d'échec exact si je le fais? Pourquoi la puce serait-elle détruite si +12 V est appliqué en premier sans -5 V? Je soupçonne que cela doit avoir quelque chose à voir avec le processus NMOS en mode d'amélioration, mais je ne sais pas comment fonctionnent les semi-conducteurs.

Pourriez-vous expliquer comment l'alimentation est implémentée en interne dans Intel 8080? Le problème existait-il parmi d'autres puces de la même époque construites à l'aide d'un processus similaire?

De plus, si je dois concevoir une alimentation pour l'Intel 8080, disons en utilisant trois régulateurs de tension, comment éviter d'endommager la puce si le rail +12 V augmente avant -5 V?

Dans le processus utilisé pour le 8080, +12 a fourni la tension primaire pour la logique, +5 a fourni la tension pour la logique de broche d'E / S (qui était censée être compatible TTL, donc limitée à des signaux de 0 à> 5 volts) et - 5 était connecté au substrat. Cette dernière tension a assuré que tous les dispositifs actifs sur le circuit intégré restaient isolés en maintenant une polarisation inverse sur les jonctions PN qui les séparaient du substrat de silicium commun.

Si un signal d'E / S descendait "en dessous" de la tension du substrat, il pourrait potentiellement entraîner la jonction d'isolement dans une condition de verrouillage de type SCR, le courant élevé continu résultant détruisant potentiellement l'appareil. La séquence requise d'activation et de désactivation des trois tensions d'alimentation était destinée à minimiser ce risque.

Comme une réponse précédente l'a correctement souligné, dans la pratique, les concepteurs de systèmes ont été rapides et lâches avec cette exigence. Fondamentalement, la chose la plus importante était d'alimenter le reste de la logique du système avec la même alimentation +5 qui alimentait le processeur, de sorte qu'au minimum les tensions appliquées aux broches d'entrée du processeur ne soient jamais supérieures à l'alimentation du processeur "+5", ou inférieure à l'alimentation "-5" du processeur, et pour garantir que l'alimentation "+12" soit à tout moment égale ou supérieure à l'alimentation "+5". Une diode d'alimentation schottky a parfois été pontée entre ces tensions, afin de garantir que relation, par exemple pendant la mise hors tension.

En règle générale, les valeurs du capuchon du filtre électrolytique pour les trois alimentations ont été choisies de telle sorte que -5 et +12 ont augmenté assez rapidement, et +5 a pris un peu de retard.

Les améliorations du processus MOS ont permis aux conceptions de circuits intégrés ultérieures d'être alimentées uniquement par +5, et si une tension de substrat négative était nécessaire, elle était générée sur puce par un petit circuit de pompe de charge. (par exemple 2516 EPROM vs 2508, 8085 cpu vs 8080.)

Je n'ai pas de réponse complète pour vous, mais le 8080 a été l'une des premières puces d'Intel à utiliser un processus NMOS plutôt que le processus PMOS des puces 4004, 4040 et 8008. Dans NMOS, le substrat doit être le point le plus négatif de tout le circuit, afin de s'assurer que les jonctions d'isolement des autres éléments du circuit sont correctement polarisées en inverse.

Donc, je soupçonne que l'alimentation -5 V, entre autres choses, est directement liée au substrat, et si les autres tensions sont fournies sans ce biais, il y a toutes sortes de chemins de conduction involontaires à travers la puce, dont beaucoup pourraient conduire au rattrapage et à l'autodestruction.

Pour répondre à votre dernière question, si votre alimentation n'a pas le bon séquençage par conception, alors vous avez besoin d'un séquenceur séparé - un circuit qui nécessite lui-même l'alimentation -5V avant de permettre aux autres tensions d'atteindre la puce.

Pour faire écho à certains des commentaires sur votre question, je ne me souviens pas que des soins particuliers aient été apportés aux systèmes 8080 actuels.

Cependant, ces systèmes étaient généralement construits avec quatre alimentations - ou plus précisément, deux paires d'alimentations: ± 5V et ± 12V (-12V aurait été utilisé dans toutes les interfaces série), chacune étant entraînée par un enroulement de transformateur et un pont redresseur . Il aurait été naturel que les alimentations 5V arrivent avant les alimentations 12V - et de ces deux, -5V serait plus rapide que + 5V, étant beaucoup moins lourdement chargé.

Donc (encore une fois, je suppose), les blocs d'alimentation "ont juste fonctionné" en termes de séquençage, ou le danger n'était pas vraiment aussi grave que les rédacteurs de la fiche technique voudraient vous le faire croire.

si j'ai besoin de concevoir une alimentation pour l'Intel 8080, disons en utilisant trois régulateurs de tension, comment éviter d'endommager la puce si le rail + 12v augmente avant -5v?

Avec un peu de soin, vous devriez pouvoir éviter cette situation. le CPU consomme très peu de courant à -5V, donc avec un condensateur de filtre surdimensionné, il montera naturellement rapidement et descendra lentement.

+12 V peut être fait pour augmenter plus lentement en ayant une tension non régulée inférieure qui fournit moins de «marge» et une capacité inférieure par rapport à la consommation de courant pour la faire chuter plus rapidement. Une résistance de purge garantira que la tension chute suffisamment rapidement même avec une faible charge.

J'ai simulé l'alimentation de l' Altair 8800 . Toutes les tensions d'alimentation ont augmenté à peu près ensemble dans les 4 ms suivant la mise sous tension. A la coupure, l'alimentation +12 V est tombée en premier, suivie de l'alimentation + 5 V puis de l'alimentation -5 V.

Voici le premier cycle d'alimentation à l'allumage: -

Et voici l'arrêt après 60 cycles de réseau: -

Le circuit -5V de l'Altair ressemble à ceci: -

^{simuler ce circuit - Schéma créé à l'aide de CircuitLab}

La combinaison d'une tension continue non régulée élevée (par rapport à 5 V), d'une grande capacité de filtrage et d'une charge lumineuse donne un temps de montée rapide et un temps de descente lent.

L'alimentation + 12V de l'Altair a un circuit similaire, mais 12V n'est pas beaucoup moins que 16V, donc la tension chute en dessous de 12V plus rapidement (également aidé par une consommation de courant plus élevée de l'alimentation + 12V).