Comment implémentez-vous la fonction suivante en utilisant uniquement du MUX 2: 1?

J'ai du mal à comprendre comment implémenter des fonctions booléennes, d'autant plus que je ne peux utiliser que des multiplexeurs 2: 1 et la variable D comme variable résiduelle.

La fonction est la suivante:

F (A, B, C, D, E) = \sum (6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)

$F(A, B, C, D, E) = \sum ( 6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)$

J'ai créé la table de vérité et, en utilisant une carte de Karnaugh, j'ai minimisé la fonction à ceci:

F (A, B, C, D, E) = A B + B C + C D \bar{E} + C D E

$F(A, B, C, D, E) = AB + BC + CD \bar{E} + CDE$

J'ai également réussi à concevoir un MUX 16: 1 avec A, B, C et E comme sélecteur et D comme variable résiduelle.

Je comprends le fonctionnement d'un multiplexeur et je suis entièrement capable de dériver une table de vérité d'une implémentation existante mais je ne comprends tout simplement pas comment prendre la table de vérité, la carte de Karnaugh et la fonction SOP minimisée et implémenter la fonction en utilisant seulement 2: 1 MUX et D comme variable résiduelle.

Je ne demande pas nécessairement la réponse directe, même si ce serait bien de voir. Je suis plus intéressé par une explication, un algorithme ou tout ce qui peut m'aider à trouver l'implémentation moi-même.

Je veux pouvoir visualiser le lien entre la fonction et l'implémentation, pas seulement apprendre à l'implémenter par cœur sans comprendre pourquoi c'est comme ça.

Merci pour votre temps!

Edit: Bien que j'ai compris la réponse acceptée et que c'est la bonne réponse, on m'a ensuite demandé d'utiliser uniquement les entrées suivantes pour les lignes de données de mes multiplexeurs 2: 1: logique 0, logique 1 et la variable D. Les variables A, B, C ne doivent être utilisés que comme lignes de sélection.

J'ai créé la carte VK pour F (A, B, C, D) = AB + BC + CD et j'ai ensuite utilisé cette carte pour dériver une carte VK pour F (A, B, C) comme on peut le voir ci-dessous.

Edit: pour la carte de droite, la valeur pour ABC = 000 doit être 0, pas 1. Une erreur que j'ai faite lorsque j'ai copié la table de mon ordinateur portable dans Excel.

Ensuite, j'ai créé l'implémentation mux suivante:

La conception du multiplexeur est extraite d'un livre électronique. L'implémentation, bien que pas terriblement efficace, fonctionne. J'ai calculé la sortie des multiplexeurs en utilisant la formule M (X, Y, Z) = XZ '+ YZ et la sortie du multiplexeur le plus à droite est:

M U X 7 = A B \bar{C} + D \bar{B} C + B C

$MUX7 = AB\bar{C} + D\bar{B}C + BC$

En utilisant une autre carte de Karnaugh, ce qui précède se simplifie en AB + BC + CD, qui est la fonction que j'avais besoin de mettre en œuvre.

La conception des MUX est elle-même empruntée à un livre électronique. Dans le livre, les entrées de données du niveau le plus à gauche des MUX ont été numérotées comme on peut le voir dans mon diagramme et les étiquettes représentent l'équivalent décimal des cellules de carte F (A, B, C) VK. Si vous regardez, par exemple, la cellule 101 (binaire pour 5), la valeur dans cette cellule est l'entrée pour l'entrée MUX étiquetée de manière correspondante dans l'implémentation, dans ce cas «D».

Quelqu'un peut-il expliquer pourquoi les lignes d'entrée de données sont étiquetées dans cet ordre particulier (0, 4, 2, 6, 1, 5, 3, 7)?

multiplexer logic-gates decoder boolean-algebra user1969903
la source

F (A, B, C, D, E) ne se réduit-il pas à A (B + C) + CD?

Tony Stewart Sunnyskyguy EE75

pour A = msb, F = 00110 + 00111 + 011xx + 10110 à 11111 est-ce ainsi que vous avez commencé?

Tony Stewart Sunnyskyguy EE75

Merci d'avoir pris le temps de lire ma question. Cela pourrait très bien se réduire à cela. Je n'ai utilisé aucune algèbre pour minimiser la fonction, juste la carte de Karnaugh. Dans tous les cas, la fonction elle-même n'est pas aussi pertinente que l'objectif final de la question. Techniquement, je m'intéresse à l'implémentation elle-même quelle que soit la fonction.

user1969903

Il se réduit à F = AB + BC + C D.

jonk

Réponses:

Ce n'est pas trop complexe, je pense, en supposant que vous avez correctement calculé l'équation que vous vouliez (je suppose que vous avez bien fait là-bas.) Commencez par regarder l'équation pour un MUX 2 pouces:

\begin{aligned} M_{2} (A, B, S) & = A \cdot \bar{S} + B \cdot S \end{aligned}

$\begin{align*} M_2(A,B,S) &= A\cdot \bar{S} + B\cdot S \end{align*}$

Vous pouvez en tirer des résultats utiles:

\begin{aligned} M_{2} (0, x, y) & = x \cdot y \\ M_{2} (x, 0, y) & = x \cdot \bar{y} \\ M_{2} (x, y, 0) & = x \\ M_{2} (1, x, y) & = x + \bar{y} \\ M_{2} (x, 1, y) & = x + y \\ M_{2} (x, y, 1) & = y \\ M_{2} (x, y, x) & = x \cdot y \\ M_{2} (x, y, y) & = x + y \\ M_{2} (0, 0, x) & = 0 \\ M_{2} (0, 1, x) & = x \\ M_{2} (1, 0, x) & = \bar{x} \\ M_{2} (1, 1, x) & = 1 \end{aligned}

$\begin{align*} M_2(0,x,y) &= x\cdot y \\ M_2(x,0,y) &= x\cdot\bar{y} \\ M_2(x,y,0) &= x \\ M_2(1,x,y) &= x + \bar{y} \\ M_2(x,1,y) &= x + y \\ M_2(x,y,1) &= y \\ M_2(x,y,x) &= x\cdot y \\ M_2(x,y,y) &= x + y \\ M_2(0,0,x) &= 0 \\ M_2(0,1,x) &= x \\ M_2(1,0,x) &= \bar{x} \\ M_2(1,1,x) &= 1 \end{align*}$

Il s'ensuit donc que:

\begin{aligned} F & = A B + B C + C D \\ x & = A B = M_{2} (A, B, A) \\ y & = B C = M_{2} (B, C, B) \\ z & = C D = M_{2} (C, D, C) \\ ∴ F & = x + y + z \\ F & = M_{2} (M_{2} (x, y, y), z, z) \end{aligned}

$\begin{align*} F &= A B + B C + C D \\ x &= A B = M_2(A,B,A) \\ y &= B C = M_2(B,C,B) \\ z &= C D = M_2(C,D,C) \\ \therefore F &= x + y + z \\ F &= M_2(M_2(x,y,y),z,z) \end{align*}$

En bref, vous aurez besoin de (5) multiplexeurs 2 pouces:

schématique

^{simuler ce circuit - Schéma créé à l'aide de CircuitLab}

Il y a aussi là une symétrie sympa. Vous le remarquez?

AJOUT: Vous avez demandé de ne pouvoir utiliser que 0, 1 ou D comme source d'entrée de données multiplex. Je suppose par là que vous voulez dire que tous les A, B, C et D peuvent être utilisés comme sélecteurs multiplexeurs. (Sinon, je ne pense pas que le résultat puisse être atteint.) Donc, cela signifie simplement que vous devez utiliser certains des autres résultats utiles que j'ai mentionnés précédemment. L'idée la plus simple serait d'ajouter simplement trois multiplexeurs 2 pouces supplémentaires:

schématique

^{simuler ce circuit}

Je ne sais pas s'il existe un moyen de l'optimiser davantage. Je n'ai pas examiné toutes les possibilités.

MODIFIER ENCORE: Oui! En utilisant la solution nouvellement ajoutée de l'OP, les deux suivantes viennent de sortir. Celui de gauche répond à sa première partie de la question, celui de droite répond à sa deuxième partie.

schématique

^{simuler ce circuit}

MODIFIER À NOUVEAU: La commande n'est pas compliquée. Il s'agit simplement d'attribuer les lettres à leur place. L'auteur a pris (A) pour être le bit de poids fort d'une valeur binaire à trois bits, donc il représente soit $0\cdot 2^2=0$ ou $1\cdot 2^2=4$ ; a pris (B) le bit du milieu d'une valeur binaire à trois bits, il représente donc soit $0\cdot 2^1=0$ ou $1\cdot 2^1=2$ ; et a pris (C) pour être le bit de poids faible d'une valeur binaire à trois bits, il représente donc soit $0\cdot 2^0=0$ ou $1\cdot 2^0=1$ . Une variété de perspectives différentes fonctionnerait également bien. Mais c'est celui qu'ils semblent avoir choisi.

Ils ont donc commencé avec le premier niveau (à gauche), disposé (4) multiplexeurs contrôlés par (A), et sont restés mentalement pratiques en numérotant ces multiplexeurs comme ABC = "x00", ABC = "x01", ABC = "x10" , et pour celui du bas ABC = "x11".

Maintenant, puisque pour celui du haut, ABC = "x00", cela signifie qu'il accepte soit "000" = 0 ou "100" = 4. Donc, pour l'entrée "0" de ce multiplexeur (mux1), ils ont cherché dans la table ABC = "000" = 0 et ont placé l'entrée de table dans son entrée latérale "0". Pour l'entrée "1" de ce multiplexeur, ils ont cherché dans la table ABC = "100" = 4 et ont placé cette entrée de table dans son entrée latérale "1". (Ce tableau semble incorrect ici, car leur devrait être un 0 dans cette case, confirmé en regardant les colonnes développées précédentes.)

Le mux suivant (mux2) est pour ABC = "x10" et donc utilisé ABC = "010" = 2 et ABC = "110" = 6; le mux suivant vers le bas (mux3) est pour ABC = "x01" et donc utilisé ABC = "001" = 1 et ABC = "101" = 5; et enfin le dernier multiplexeur (mux4) est pour ABC = "x11" et a donc utilisé ABC = "011" = 3 et ABC = "111" = 7.

Mux1 (ABC = "x00") et mux2 (ABC = "x10") sont alimentés conjointement à mux5. Vous pouvez voir ici que B est la variation entre ceux-ci, 0 ou 1, alors c'est comme ça qu'ils les ont branchés ici. La sortie de mux5 sera ABC = "xy0", où les deux premiers bits ont déjà été décodés et il ne reste plus qu'à décoder la situation C = 0. Ainsi, la sortie de mux5 va à l'entrée "0" de mux7. De même, mux3 (ABC = "x01") et mux4 (ABC = "x11") sont alimentés conjointement à mux6. B étant à nouveau la variation que mux6 sélectionne entre. La sortie de mux6 est toujours liée au cas C = 1, et elle est introduite dans l'entrée "1" de mux7.

Il ne reste plus qu'à mux7 à choisir entre C = 0 et C = 1.

jonk
la source

J'avoue que je n'ai jamais pensé à utiliser les formules du mux pour me guider. Je peux être un peu ignorant parfois, je suppose.

user1969903

@ user1969903: Il s'agit juste de laisser vagabonder un peu votre esprit. Ne vous laissez pas déconcerter. Asseyez-vous et jouez. Vous pouvez trouver quelque chose d'intéressant. La découverte est en soi la plus amusante. C'est bien sûr pourquoi je suis ici et que je réponds. J'ai aussi appris quelque chose de votre problème et j'ai apprécié le sentiment de jouer avec. Apprenez simplement à vous en sortir. Considérez-le comme un puzzle que vous voulez résoudre. (Si vous n'êtes pas dans les puzzles, vous êtes peut-être dans la mauvaise zone.)

jonk

Après avoir étudié votre réponse, j'ai pris le temps de dériver la formule pour ET et OU avec un multiplexeur et j'ai implémenté la fonction moi-même. J'étais ravi de voir que c'était exactement comme ce que vous avez posté mais retourné à l'envers (j'ai connecté les 2 dernières entrées dans l'autre sens, mais c'est toujours correct). Si vous voulez jouer avec un peu plus loin, je dois maintenant implémenter la fonction à nouveau uniquement avec le multiplexeur 2: 1 mais cette fois je ne suis pas autorisé à utiliser A, B, C ou E comme entrées pour n'importe quelle ligne de données pour n'importe quel des mux. Les seules entrées de données que je peux utiliser sont la logique 0, la logique 1 et D.

user1969903

@ user1969903: Vous devriez probablement ajouter cela à votre question actuelle (pour qu'une réponse de moi ait plus de sens) ou bien créer une nouvelle question. Pour l'instant, je vais ajouter quelques conditions M () supplémentaires, ce qui ne fera pas de mal.

jonk

Eh bien, en fait, je l'ai compris, mais je ne sais pas comment je pourrais le partager ici. Demain, après avoir terminé le travail, je modifierai la question d'origine et j'ajouterai ma version de l'implémentation pour que tout le monde puisse la voir et aussi la corriger si elle est erronée.

user1969903

Un multiplexeur 2: 1 contient un onduleur, deux portes ET et une porte OU. Avec un câblage approprié, vous pouvez l'utiliser comme une porte ET, une porte OU, un onduleur et quelques autres fonctions. En fait, certaines familles de FPGA sont entièrement basées sur ce concept.

Cela devrait être suffisant pour vous permettre de réaliser n'importe quelle fonction arbitraire en utilisant des multiplexeurs 2: 1.

Dave Tweed
la source

Un multiplexeur à deux entrées possède trois entrées (a, b et select). Considérez à quoi cela dégénère lorsque vous en choisissez deux, et câblez l'autre à "0" ou "1". Considérez ce qui se passe lorsque vous en choisissez deux et connectez le troisième à l'un d'eux. Fondamentalement, il existe de nombreuses façons de dégénérer cet espace à trois entrées en un espace à deux entrées.

Sans rien faire de si fantaisiste, il vous suffit de réaliser qu'un multiplexeur vous permet de définir explicitement la valeur de sortie pour les lignes de la table de vérité qui correspondent aux entrées de sélection décodées. Ainsi, avec un multiplexeur à quatre entrées (et donc deux bits de sélection), vous pouvez représenter n'importe quelle fonction booléenne à 2 entrées en câblant simplement les entrées de manière appropriée.

De plus, il doit être clair que vous pouvez créer un multiplexeur 4: 1 à partir de trois multiplexeurs 2: 1, un multiplexeur 8: 1 à partir de sept multiplexeurs 2: 1, et ainsi de suite, en créant une topologie arborescente et en câblant les sélections de manière appropriée. Posez simplement suffisamment de multiplexeurs 2: 1 pour obtenir le nombre d'entrées dont vous avez besoin, puis transférez les sorties, par paires, dans les multiplexeurs en aval 2: 1 jusqu'à ce que vous arriviez à une seule sortie, et réfléchissez à la façon de câbler les entrées sélectionnées.

Vous pouvez vous en tirer avec une variable cachée car vous n'avez que 16 minutes même si vous avez une table de vérité de 32 lignes, et elles sont regroupées de telle manière que des sous-arbres entiers sont ignorables.

vicatcu
la source