Comment piloter une entrée d'horloge de 14,3 MHz à partir de 10 MHz?

J'ai l'intention d'utiliser un circuit intégré qui nécessite une entrée d'horloge de 14,3 MHz, mais je veux le piloter à partir d'une source stable à 10 MHz - dérivée du GPS. Comment transformer l'horloge de 10 MHz en 14,3 MHz dont l'IC a besoin?

Ce dont vous avez besoin est une PLL , une boucle à verrouillage de phase . Il fonctionne en comparant un oscillateur que vous pouvez contrôler avec un oscillateur de référence. L'astuce est qu'il est facile de diviser la fréquence d'un oscillateur à l'aide d'un compteur numérique, donc ce que vous faites ici est de diviser l'oscillateur 14,3 MHz par 143, la référence 10,0 MHz par 100, puis d'utiliser la sortie de cette comparaison pour assurez-vous que la source 14,3 fonctionne à une relation exacte avec la référence stable de 10 MHz.

Il existe de nombreux circuits qui peuvent faire tout cela dans un seul boîtier, y compris parfois même un oscillateur de référence. Il est très courant d'avoir à synthétiser des fréquences à partir d'un oscillateur stable, donc ce n'est pas inhabituel.

Il est possible de changer l'ordre des multiplications et des divisions pour éviter les fréquences supérieures $100~\text{MHz}$. Si vous voulez une jolie vague carrée, la dernière étape devrait être une division par$2$.

Si vous voulez 14,31818181818 MHz à partir d'une source de 10 MHz, c'est difficile. Le 14,31818 MHz est la fréquence de rafale couleur de la télévision américaine, la valeur précise est de 315/22 MHz. Vous pouvez diviser 10 MHz par 2, multiplier par 9 et par 7 pour obtenir 315 MHz. Ensuite, vous divisez par 22 pour obtenir la fréquence souhaitée. Plusieurs PLL peuvent être nécessaires pour ce faire. Une autre façon consiste à diviser les 10 MHz par 4 et à les multiplier par 9 et 7 et enfin à diviser par 11.

Bien sûr, il est théoriquement possible de multiplier par 63 puis de diviser par 44. Mais cela nécessite un oscillateur PLL très rapide pour 630 MHz et également un diviseur de fréquence rapide. Je suggère de diviser par 22 d'abord, puis de multiplier par 63 et enfin de diviser par 2. Mais pour une gigue de phase basse, des multiplications séparées par 9 et 7 peuvent être meilleures.

Quel type de puce utilisez-vous qui a cette exigence et quelle serait la gigue admissible? Si vous pouviez vivre avec une grande gigue, une approche consisterait à utiliser un appareil qui transforme les fronts montant et descendant en impulsions (doublant effectivement de 10 MHz à 20 MHz), puis élimine 25 impulsions sur 88, ou vous pouvez utiliser un Horloge de 25 MHz ou plus rapide pour piloter un CPLD ou FPGA qui se comporte de la même manière mais utilise la référence de 10 MHz pour ajuster le nombre d'impulsions dont il a besoin pour sauter. Les deux approches auraient une gigue considérable, mais selon ce qui est fait avec l'horloge 14,3818 MHz, cela pourrait être acceptable. Si vous l'utilisez pour la génération de chrominance NTSC, les effets de la gigue pourraient être minimisés si la fréquence était choisie de sorte que les trames alternées auraient une gigue à peu près alternée.

Bien qu'il soit possible de "dériver" 14,3 MHz à partir d'un oscillateur à 10 MHz, comme indiqué dans les autres réponses, vous n'êtes pas obligé de le faire . Une solution plus simple consiste à ajouter un oscillateur à cristal de 14,3 MHz. La taille, le volume et le coût de cette solution sont comparables aux autres solutions.