Pourquoi les régulateurs LDO ont-ils une chute de tension si importante?

Pourquoi les régulateurs linéaires LDO n'utilisent-ils pas les MOSFET comme composant principal pour pouvoir avoir un décrochage minimal = 0 (enfin, selon le courant, il faut encore quelques mV)?

Ou peut-on s'attendre à construire un régulateur à 0 abandon basé sur un MOSFET et un opamp?

Il existe des régulateurs avec une tension de chute proche de 0 mV. Vérifiez la figure 5 à la page 6 du TPS73101, sans capuchon, NMOS, régulateur de faible chute de 150 mA avec protection contre les courants inverses .

Un autre exemple est le LTC1844 - 150 mA, micropuissance, faible bruit, régulateur linéaire VLDO .

Le problème avec les régulateurs à des tensions de décrochage si faibles est que dans ces régions, ils ont des paramètres de merde (régulation de ligne / charge et PSRR ).

Quant à la partie s'il est possible de construire un tel régulateur avec un ampli-op et un appareil MOS discret - oui, c'est possible. Vous devrez utiliser PMOS et veiller à la stabilité (il n'est pas facile de rendre une boucle de rétroaction stable dans une telle configuration).

Si vous voulez un LDO super bas, vous avez besoin d'un appareil avec une tension de saturation entrée-sortie extrêmement faible (c'est-à-dire un FET) et un moyen d'avoir une tension de commande supérieure à l'entrée.

L'utilisation d'un BJT vous limitera toujours au $V_{CE}$tension de saturation, plus vous avez besoin d'un courant de base suffisant pour vous assurer que le transistor sera complètement activé lorsque cela sera nécessaire. Également$V_{BE}$la tension doit être prise en compte. Si la base est à 1 V en dessous du collecteur, alors l'émetteur doit être supérieur à 1 V +$V_{BE}$ inférieur.

Si vous utilisez un FET à canal N comme élément de passage en série, vous devez placer la grille suffisamment haut au-dessus de la source pour que le FET se conduise pleinement. De nombreux FET de niveau logique nécessitent plus d'un volt. Beaucoup de FET avec une bonne$R_{DS(on)}$besoin encore plus élevé que cela. Si vous liez la grille à la tension d'entrée, par exemple, vous pouvez vous attendre à ce que le$V_{GS}$ la tension de seuil sera supprimée à travers le MOSFET, ce qui en fait un LDO «avec perte» selon la définition de votre question.

Un LDO discret utilisant un FET et un pilote capable d'activer complètement le MOSFET (c'est-à-dire une tension de grille plus élevée que la tension d'entrée) vous permettra de créer un LDO qui n'aura qu'une série $R_{DS(on)}$perte, théoriquement. Mais là encore, si vous avez déjà un rail plus haut disponible, pourquoi ne pas l'utiliser comme entrée de régulateur et ne vous inquiétez pas du LDO super bas?

Certains LDO utilisent un MOSFET externe:

http://www.micrel.com/page.do?page=/product-info/products/mic5156.shtml

J'ai conçu un circuit régulateur linéaire LDO discret utilisant un MOSFET à canal n pour créer une tension négative. C'était il y a 22 ans, et je l'ai publié dans un magazine électronique créé pour charger des batteries SLA à 13,8 volts.

Des milliers ont été construits sous une forme ou une autre, et je n'ai eu aucun problème de stabilité. Cet ancien circuit simple pourrait être configuré avec un FET à canal p et des tensions de sortie inférieures et ces jours-ci, la chute serait limitée par le faible MOSFET sur la résistance. Les pièces SMD signifient que les discrets ne sont pas une pénalité, donc je sais qu'une chute vraiment faible est maintenant possible.